JAJZ025C November   2023  – July 2025 AM263P2-Q1 , AM263P4 , AM263P4-Q1

 

  1.   1
  2.   概要
  3. 1使用上の注意およびアドバイザリ マトリックス
  4. 2シリコン リビジョン 1.0 の使用上の注意とアドバイザリ
    1. 2.1 シリコン リビジョン 1.0 の使用上の注記
      1.      i2324
      2.      i2488
    2. 2.2 シリコン リビジョン 1.0 のアドバイザリ
      1.      i2189
      2.      i2310
      3.      i2374
      4.      i2311
      5.      i2345
      6.      i2351
      7.      i2352
      8.      i2353
      9.      i2354
      10.      i2356
      11.      i2357
      12.      i2358
      13.      i2359
      14.      i2383
      15.      i2392
      16.      i2393
      17.      i2394
      18.      i2401
      19.      i2404
      20.      i2405
      21.      i2426
      22.      i2427
      23.      i2428
      24.      i2433
      25.      i2438
      26.      i2439
      27.      i2485
      28.      i2486
  5. 3商標
  6. 4改訂履歴

i2485

[TMU ] TMU レジスタへの書き込み時の R5SS0_CORE1 および R5SS1_CORE1 で TCM メモリ破損が発生

詳細：

内部 TMU 空間への R5 アクセスも ATC メモリの位置にアクセスしています。

TCM バス経由で TMU1 メモリ マップへの CPU1 アクセスは、クラスタ構成のデュアルコアモードで ATCM1 Bank0 RAM へのアクセスも開始しています (影響を受ける位置は 0x40 ～ 0x280)。

WR TXN: メモリへの有効な信号がブロックされないため、TMU1 への CORE1 書き込みは ATCM1 Bank0 メモリの内容を破壊しています

RD TXN: ATC_WAIT がアサートされているため、TMU1 への CORE1 の読み取りは破損しません。ATCM メモリ アクセスが行われたにもかかわらず、TMU からの正しい読み取りデータをサンプリングします (影響なし)

回避方法：

次のいずれかの回避方法を実行します：

WA1：CPU1 の割り当てからの ATCM の初期 576 バイト (0x40 ～ 0x280) を使用しない

WA2：計算には、CPU0 TMU のみを使用する。CPU1 TMU を使用しない。