JAJZ025C November   2023  – July 2025 AM263P2-Q1 , AM263P4 , AM263P4-Q1

 

  1.   1
  2.   概要
  3. 1使用上の注意およびアドバイザリ マトリックス
  4. 2シリコン リビジョン 1.0 の使用上の注意とアドバイザリ
    1. 2.1 シリコン リビジョン 1.0 の使用上の注記
      1.      i2324
      2.      i2488
    2. 2.2 シリコン リビジョン 1.0 のアドバイザリ
      1.      i2189
      2.      i2310
      3.      i2374
      4.      i2311
      5.      i2345
      6.      i2351
      7.      i2352
      8.      i2353
      9.      i2354
      10.      i2356
      11.      i2357
      12.      i2358
      13.      i2359
      14.      i2383
      15.      i2392
      16.      i2393
      17.      i2394
      18.      i2401
      19.      i2404
      20.      i2405
      21.      i2426
      22.      i2427
      23.      i2428
      24.      i2433
      25.      i2438
      26.      i2439
      27.      i2485
      28.      i2486
  5. 3商標
  6. 4改訂履歴

i2383

OSPI:2 バイト アドレスは、PHY DDRモードではサポートされていません

詳細:

PHY DDR モードで OSPI コントローラが 2 バイト アドレッシングに構成されていると、内部ステート マシンが送信されたアドレス バイト数を誤って (2 ではなく) 1 と比較します。これにより、ステート マシンがアドレス位相でロックアップし、PHY DDR モードが動作不能になります。

この問題は、タップ モードまたは PHY SDR モードを使用する場合は発生しません。PHY DDR モードで 4 バイト アドレッシングを使用する場合も、この問題は発生しません。

回避方法:

互換性のある OSPI メモリにプログラマブル アドレス バイト設定がある場合は、フラッシュの 2 ~ 4 に必要なアドレス バイト数を設定します。これには、アドレス バイトを変更するための特定のコマンドの送信やフラッシュ上の構成レジスタへの書き込みが含まれる場合があります。完了したら、コントローラ設定で送信されたアドレス バイト数を 2 から 4 に更新します。

2 バイト アドレッシングのみをサポートし、再プログラムできない互換 OSPI メモリについては、PHY DDR モードはそのメモリと互換性がありません。代替モード:

  • PHY SDR モード
  • TAP (非 PHY) DDR モード
  • TAP (非 PHY) SDR モード