This 21 mΩ, 20 V device is designed to deliver the lowest on resistance and gate charge in a small 1.5 mm × 1.5 mm chip scale package with excellent thermal characteristics in an ultra-low profile. Low on resistance coupled with the small footprint and low profile make the device ideal for battery operated space constrained applications.
| Top-Dokumentation | Typ | Titel | Format-Optionen | Neueste englische Version herunterladen | Datum |
|---|---|---|---|---|---|
| * | Datenblatt | CSD25202W15 20-V P-Channel NexFET Power MOSFET datasheet (Rev. A) | PDF | HTML | 16.07.2014 | |
| Application brief | Estimating Leakage Currents of Power MOSFETs | PDF | HTML | 31.10.2025 | ||
| Anwendungshinweis | MOSFET Support and Training Tools (Rev. G) | PDF | HTML | 27.10.2025 | ||
| Anwendungshinweis | Semiconductor and IC Package Thermal Metrics (Rev. D) | PDF | HTML | 25.03.2024 | ||
| Anwendungshinweis | Using MOSFET Transient Thermal Impedance Curves In Your Design | PDF | HTML | 18.12.2023 | ||
| Anwendungshinweis | Solving Assembly Issues with Chip Scale Power MOSFETs | PDF | HTML | 14.12.2023 | ||
| Anwendungshinweis | Using MOSFET Safe Operating Area Curves in Your Design | PDF | HTML | 13.03.2023 | ||
| Application brief | Tips for Successfully Paralleling Power MOSFETs | PDF | HTML | 31.05.2022 | ||
| Anwendungshinweis | AN-1112 DSBGA Wafer Level Chip Scale Package (Rev. AI) | 14.06.2019 |
Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.
| Gehäuse | Pins | CAD-Symbole, Footprints und 3D-Modelle |
|---|---|---|
| DSBGA (YZF) | 9 | Ultra Librarian |
Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.