ホーム データ コンバータ A/D コンバータ (ADC) 高速 ADC (10MSPS 超過)
ホーム
データ コンバータ
A/D コンバータ (ADC)
高速 ADC (10MSPS 超過)

ADC12DJ3200QML-SP

アクティブ

Radiation-hardened, QML-V, 300krad, 12 bit, dual 3.2GSPS or single 6.4GSPS ADC

ご注文はこちら
データシート

ADC12DJ3200QML-SP

アクティブ
データシート ご注文はこちら

製品詳細

Sample rate (max) (Msps) 3200, 6400 Resolution (Bits) 12 Number of input channels 1, 2 Interface type JESD204B Analog input BW (MHz) 7300 Features Ultra High Speed Rating Space Peak-to-peak input voltage range (V) 0.8 Power consumption (typ) (mW) 3000 Architecture Folding Interpolating SNR (dB) 57.2 ENOB (Bits) 8.9 SFDR (dB) 76 Operating temperature range (°C) -55 to 125 Input buffer Yes Radiation, TID (typ) (krad) 300 Radiation, SEL (MeV·cm2/mg) 120
Sample rate (max) (Msps) 3200, 6400 Resolution (Bits) 12 Number of input channels 1, 2 Interface type JESD204B Analog input BW (MHz) 7300 Features Ultra High Speed Rating Space Peak-to-peak input voltage range (V) 0.8 Power consumption (typ) (mW) 3000 Architecture Folding Interpolating SNR (dB) 57.2 ENOB (Bits) 8.9 SFDR (dB) 76 Operating temperature range (°C) -55 to 125 Input buffer Yes Radiation, TID (typ) (krad) 300 Radiation, SEL (MeV·cm2/mg) 120
CCGA-FC (NWE) 196 225 mm² (15 mm × 15 mm)
  • ADC コア：
    • 12 ビット分解能
    • シングル チャネル モードで最大 6.4GSPS
    • デュアル チャネル モードで最大 3.2GSPS
  • ノイズ フロア (信号なし、VFS = 1VPP-DIFF)：
    • デュアル チャネル モード： –149.5dBFS/Hz
    • シングル チャネルモード： –152.4dBFS/Hz
  • ピーク ノイズ･パワー比 (NPR)：45.4 dB
  • バッファ付きアナログ入力、VCMI = 0V：
    • アナログ入力帯域幅 (-3dB)：7 GHz
    • 使用可能な入力周波数範囲：10GHz 超
    • フルスケール入力電圧 (VFS、デフォルト)：0.8VPP
  • ノイズなしのアパーチャ遅延 (tAD) 調整：
    • 高精度サンプリング制御：19fs ステップ サイズ
    • 遅延は温度および電圧に対して不変
  • 使いやすい同期機能
    • SYSREF タイミングの自動較正
    • サンプル マーキング用のタイムスタンプ
  • JESD204B サブクラス-1 準拠のインターフェイス：
    • 最大レーン速度：12.8Gbps
    • 最大 16 レーンを使用してレーン速度を低減可能
  • デュアル チャネル モードのデジタル ダウン コンバータ
    • 実数出力：DDC バイパスまたは 2x 間引き
    • 複素数出力：4x、8x、または 16x 間引き
  • 耐放射線性能：
    • 吸収線量 (TID)：300krad (Si)
    • シングル イベント ラッチアップ (SEL)：120MeV-cm2/mg
    • シングル イベント アップセット(SEU)耐性レジスタ
  • 消費電力：3W
  • ADC コア：
    • 12 ビット分解能
    • シングル チャネル モードで最大 6.4GSPS
    • デュアル チャネル モードで最大 3.2GSPS
  • ノイズ フロア (信号なし、VFS = 1VPP-DIFF)：
    • デュアル チャネル モード： –149.5dBFS/Hz
    • シングル チャネルモード： –152.4dBFS/Hz
  • ピーク ノイズ･パワー比 (NPR)：45.4 dB
  • バッファ付きアナログ入力、VCMI = 0V：
    • アナログ入力帯域幅 (-3dB)：7 GHz
    • 使用可能な入力周波数範囲：10GHz 超
    • フルスケール入力電圧 (VFS、デフォルト)：0.8VPP
  • ノイズなしのアパーチャ遅延 (tAD) 調整：
    • 高精度サンプリング制御：19fs ステップ サイズ
    • 遅延は温度および電圧に対して不変
  • 使いやすい同期機能
    • SYSREF タイミングの自動較正
    • サンプル マーキング用のタイムスタンプ
  • JESD204B サブクラス-1 準拠のインターフェイス：
    • 最大レーン速度：12.8Gbps
    • 最大 16 レーンを使用してレーン速度を低減可能
  • デュアル チャネル モードのデジタル ダウン コンバータ
    • 実数出力：DDC バイパスまたは 2x 間引き
    • 複素数出力：4x、8x、または 16x 間引き
  • 耐放射線性能：
    • 吸収線量 (TID)：300krad (Si)
    • シングル イベント ラッチアップ (SEL)：120MeV-cm2/mg
    • シングル イベント アップセット(SEU)耐性レジスタ
  • 消費電力：3W

ADC12DJ3200QML-SPデバイスはRFサンプリング、ギガ サンプルのA/Dコンバータ(ADC)で、DCから10GHz超までの入力周波数を直接サンプリングできます。デュアル チャネル モードでは、ADC12DJ3200QML-SP は最大 3200MSPS をサンプリングできます。シングル チャネル モードでは、このデバイスは最大 6400MSPS をサンプリングできます。チャネル数（デュアル チャネル モード）とナイキスト帯域幅（シングル チャネル モード）のトレードオフをプログラム可能なため、多くのチャネル数を必要とするアプリケーション、または広い瞬間的な信号帯域幅を必要とするアプリケーションのどちらの要求にも対応できる、柔軟なハードウェアを開発できます。フルパワー入力帯域幅 (–3dB) は 7GHz で、使用可能な周波数はデュアル チャネルとシングル チャネル モードの両方で –3dB のポイントを超えて拡大されるため、L バンド、S バンド、C バンド、X バンドを直接 RF サンプリングでき、周波数の機動性が高いシステムを実現できます。

ADC12DJ3200QML-SP は、高速の JESD204B 出力インターフェイスを使用し、最大 16 の直列化されたレーンを持ち、決定論的レイテンシとマルチデバイス同期についてサブクラス-1 に準拠しています。シリアル出力レーンは最高 12.8Gbps をサポートし、ビット レートとレーン数のトレードオフを設定可能です。革新的な同期機能として、ノイズなしのアパーチャ遅延 (tAD) 調整、SYSREFのウィンドウ処理などがあり、合成開口レーダー (SAR) や位相アレイ MIMO 通信のシステム設計を簡素化できます。デュアル チャネル モードではオプションのデジタル ダウン コンバータ(DDC)により、インターフェイス速度（実数および複素数間引きモード）の低減と、信号のデジタル ミキシング（複素数間引きモードのみ）が可能です。

ADC12DJ3200QML-SPデバイスはRFサンプリング、ギガ サンプルのA/Dコンバータ(ADC)で、DCから10GHz超までの入力周波数を直接サンプリングできます。デュアル チャネル モードでは、ADC12DJ3200QML-SP は最大 3200MSPS をサンプリングできます。シングル チャネル モードでは、このデバイスは最大 6400MSPS をサンプリングできます。チャネル数（デュアル チャネル モード）とナイキスト帯域幅（シングル チャネル モード）のトレードオフをプログラム可能なため、多くのチャネル数を必要とするアプリケーション、または広い瞬間的な信号帯域幅を必要とするアプリケーションのどちらの要求にも対応できる、柔軟なハードウェアを開発できます。フルパワー入力帯域幅 (–3dB) は 7GHz で、使用可能な周波数はデュアル チャネルとシングル チャネル モードの両方で –3dB のポイントを超えて拡大されるため、L バンド、S バンド、C バンド、X バンドを直接 RF サンプリングでき、周波数の機動性が高いシステムを実現できます。

ADC12DJ3200QML-SP は、高速の JESD204B 出力インターフェイスを使用し、最大 16 の直列化されたレーンを持ち、決定論的レイテンシとマルチデバイス同期についてサブクラス-1 に準拠しています。シリアル出力レーンは最高 12.8Gbps をサポートし、ビット レートとレーン数のトレードオフを設定可能です。革新的な同期機能として、ノイズなしのアパーチャ遅延 (tAD) 調整、SYSREFのウィンドウ処理などがあり、合成開口レーダー (SAR) や位相アレイ MIMO 通信のシステム設計を簡素化できます。デュアル チャネル モードではオプションのデジタル ダウン コンバータ(DDC)により、インターフェイス速度（実数および複素数間引きモード）の低減と、信号のデジタル ミキシング（複素数間引きモードのみ）が可能です。
filter その他の 高速 ADC (10MSPS 超過) を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
10 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート ADC12DJ3200QML-SP 6.4GSPS シングル チャネルまたは 3.2GSPS デュアル チャネル、12 ビット、RF サンプリング A/D コンバータ (ADC) データシート (Rev. C 翻訳版) PDF | HTML 英語版 (Rev.C) PDF | HTML 2025/06/24
* 放射線と信頼性レポート ADC12DJ3200QML-SP - Single-Event Effects (SEE) Radiation Test Report 2020/08/03
* 放射線と信頼性レポート Analysis of Low Dose Rate Effects on Parasitic Bipolar Structures in CMOS Proces 2012/05/04
* SMD ADC12DJ3200QML-SP SMD ADC12DJ3200QML-SP SMD 5962-18209 2020/08/04
セレクション・ガイド TI Space Products (Rev. L) 2026/03/27
アプリケーション概要 QML 製品に対する DLA 承認済みの最適化内容 (Rev. C 翻訳版) PDF | HTML 英語版 (Rev.C) PDF | HTML 2025/08/18
アプリケーション・ノート 重イオン軌道環境単一事象効果の推定 (Rev. B 翻訳版) PDF | HTML 英語版 (Rev.B) PDF | HTML 2025/07/07
その他の技術資料 TI Engineering Evaluation Units vs. MIL-PRF-38535 QML Class V Processing (Rev. B) 2025/02/20
アプリケーション・ノート Single-Event Effects Confidence Interval Calculations (Rev. A) PDF | HTML 2022/10/19
技術記事 How SHP in plastic packaging addresses 3 key space application design challenges PDF | HTML 2022/10/17

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

ADC12DJ3200EVMCVAL — ADC12DJ3200QML-SP 評価基板

ADC12DJ3200 評価基板 (EVM) は、ADC12DJ3200QML-SP 高速アナログ/デジタル コンバータ (ADC) を評価するために設計されています。この評価基板は、JESD204B インターフェイス付きのスペース グレード 12 ビット、デュアル チャネル 4GSPS またはシングル チャネル 8GSPS ADC、ADC12DJ3200QML-SP を実装しています。
ユーザー ガイド: PDF
サポート対象の製品とハードウェア
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
ファームウェア

TI204C-IP — Request for JESD204 rapid design IP

JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。

JESD204 rapid design IP は、TI の高速データ (...)

サポート対象の製品とハードウェア
サポート・ソフトウェア

SLVC806 — Xilinx AlphaData Demo

サポート対象の製品とハードウェア
シミュレーション・モデル

ADC12DJ3200 and ADC12DJ3200QML-SP IBIS and IBIS-AMI Model

SLVMDV3.ZIP (47828 KB) - IBIS-AMI モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

ADC12DJ3200QML-SP S-Parameter Model

SLVMDU7.ZIP (9 KB) - S パラメータモデル
サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
CCGA-FC (NWE) 196 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ