製品詳細

Function Single-ended Additive RMS jitter (typ) (fs) 300 Output frequency (max) (MHz) 52 Number of outputs 4 Output supply voltage (V) 1.8 Core supply voltage (V) 1.8 Output skew (ps) 50 Features SINE wave Operating temperature range (°C) -40 to 85 Rating Catalog Output type SINE Input type SINE
Function Single-ended Additive RMS jitter (typ) (fs) 300 Output frequency (max) (MHz) 52 Number of outputs 4 Output supply voltage (V) 1.8 Core supply voltage (V) 1.8 Output skew (ps) 50 Features SINE wave Operating temperature range (°C) -40 to 85 Rating Catalog Output type SINE Input type SINE
DSBGA (YFF) 20 3.96 mm² 1.8 x 2.2
  • 1:4 Low-Jitter Clock Buffer
  • Single-Ended Sine-Wave Clock Input and Outputs
  • Ultralow Phase Noise and Standby Current
  • Individual Clock Request Inputs for Each Output
  • On-Chip Low-Dropout Output (LDO) for Low-Noise TCXO Supply
  • Serial I2C Interface (Compatible With High-Speed Mode,
    3.4 Mbit/s)
  • 1.8-V Device Power Supply
  • Wide Temperature Range, –40°C to 85°C
  • ESD Protection: 2 KV HBM, 750 V CDM, and 100 V MM
  • Small 20-Pin Chip-Scale Package: 0.4-mm Pitch WCSP (1.6 mm × 2 mm)
  • 1:4 Low-Jitter Clock Buffer
  • Single-Ended Sine-Wave Clock Input and Outputs
  • Ultralow Phase Noise and Standby Current
  • Individual Clock Request Inputs for Each Output
  • On-Chip Low-Dropout Output (LDO) for Low-Noise TCXO Supply
  • Serial I2C Interface (Compatible With High-Speed Mode,
    3.4 Mbit/s)
  • 1.8-V Device Power Supply
  • Wide Temperature Range, –40°C to 85°C
  • ESD Protection: 2 KV HBM, 750 V CDM, and 100 V MM
  • Small 20-Pin Chip-Scale Package: 0.4-mm Pitch WCSP (1.6 mm × 2 mm)

The CDC3S04 is a four-channel low-power low-jitter sine-wave clock buffer. It can be used to buffer a single master clock to multiple peripherals. The four sine-wave outputs (CLK1–CLK4) are designed for minimal channel-to-channel skew and ultralow additive output jitter.

Each output has its own clock request inputs which enables the dedicated clock output. These clock requests are active-high (can also be changed to be active-low via I2C), and an output signal is generated that can be sent back to the master clock to request the clock (MCLK_REQ). MCKL_REQ is an open-source output and supports the wired-OR function (default mode). It needs an external pulldown resistor. MCKL_REQ can be changed to wired-AND or push-pull functionality via I2C.

The CDC3S04 also provides an I2C interface (Hs-mode) that can be used to enable or disable the outputs, select the polarity of the REQ inputs, and allow control of internal decoding.

The CDC3S04 features an on-chip high-performance LDO that accepts voltages from 2.3 V to 5.5 V and outputs a 1.8-V supply. This 1.8-V supply can be used to power an external 1.8-V TCXO. It can be enabled or disabled for power saving at the TCXO.

A low signal at the RESET input switches the outputs CLK1 and CLK4 into the default state. In this configuration, CLK1 and CLK4 are ON (see ); the remaining device function is not affected. Also, the RESET input provides a glitch filter which rejects spikes of typical 300 ns on the RESET line to preserve false reset. A complete device reset to the default condition can be initiated by a power-up cycle of VDD_DIG.

The CDC3S04 operates from two 1.8-V supplies. There is a core supply (VDD_DIG/GND_DIG) for the core logic and a low-noise analog supply (VDD_ANA/GND_ANA) for the sine-wave outputs. The CDC3S04 is designed for sequence-less power up. Both supply voltages may be applied in any order.

The CDC3S04 is offered in a 0.4-mm pitch WCSP package (1.6 mm × 2 mm) and is optimized for low standby current (0.5 µA). It is characterized for operation from –40°C to 85°C.

The CDC3S04 is a four-channel low-power low-jitter sine-wave clock buffer. It can be used to buffer a single master clock to multiple peripherals. The four sine-wave outputs (CLK1–CLK4) are designed for minimal channel-to-channel skew and ultralow additive output jitter.

Each output has its own clock request inputs which enables the dedicated clock output. These clock requests are active-high (can also be changed to be active-low via I2C), and an output signal is generated that can be sent back to the master clock to request the clock (MCLK_REQ). MCKL_REQ is an open-source output and supports the wired-OR function (default mode). It needs an external pulldown resistor. MCKL_REQ can be changed to wired-AND or push-pull functionality via I2C.

The CDC3S04 also provides an I2C interface (Hs-mode) that can be used to enable or disable the outputs, select the polarity of the REQ inputs, and allow control of internal decoding.

The CDC3S04 features an on-chip high-performance LDO that accepts voltages from 2.3 V to 5.5 V and outputs a 1.8-V supply. This 1.8-V supply can be used to power an external 1.8-V TCXO. It can be enabled or disabled for power saving at the TCXO.

A low signal at the RESET input switches the outputs CLK1 and CLK4 into the default state. In this configuration, CLK1 and CLK4 are ON (see ); the remaining device function is not affected. Also, the RESET input provides a glitch filter which rejects spikes of typical 300 ns on the RESET line to preserve false reset. A complete device reset to the default condition can be initiated by a power-up cycle of VDD_DIG.

The CDC3S04 operates from two 1.8-V supplies. There is a core supply (VDD_DIG/GND_DIG) for the core logic and a low-noise analog supply (VDD_ANA/GND_ANA) for the sine-wave outputs. The CDC3S04 is designed for sequence-less power up. Both supply voltages may be applied in any order.

The CDC3S04 is offered in a 0.4-mm pitch WCSP package (1.6 mm × 2 mm) and is optimized for low standby current (0.5 µA). It is characterized for operation from –40°C to 85°C.

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
4 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート CDC3S04 Quad Sine-Wave Clock Buffer with LDO. データシート (Rev. C) 2012年 7月 25日
アプリケーション・ノート Power Supply Rejection to Noise in Sinusoidal Clock Buffers: CDC3S04 (Rev. A) 2010年 6月 21日
アプリケーション・ノート Using the CDC3S04 2010年 4月 18日
ユーザー・ガイド Quad Sine-Wave Clock Buffer Evaluation Board 2010年 3月 8日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

CDC3S04EVM — CDC3S04 の評価基板

CDC3S04 は 4 チャネルの低消費電力正弦波クロック・バッファです。この製品は、1 つのマスター・クロックを複数のペリフェラルにバッファ出力する目的で使用できます。4 つの正弦波出力 (CLK1 ~ CLK4) は、チャネル間スキューを最小限に抑え、非常に小さい出力ジッタを実現する設計を採用しています。各出力には、専用クロック出力をイネーブルにする独自のクロック要求入力があります。これらのクロック要求は、アクティブ・ハイ (I2C 経由でアクティブ・ローに変更することも可能) です。クロック要求をイネーブルにすると、出力信号が生成され、マスター・クロックに送り返されて、クロック (...)
ユーザー ガイド: PDF
シミュレーション・モデル

CDC3S04 IBIS Model (Rev. A)

SLLM072A.ZIP (63 KB) - IBIS Model
設計ツール

CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア

Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
DSBGA (YFF) 20 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ