CDCE937-Q1
- 車載アプリケーション用に認定済み
- 下記内容で AEC-Q100 認定済み：
- デバイス温度グレード 1：-40℃～125℃の周囲動作温度範囲
- デバイス HBM ESD 分類レベル 2
- デバイス CDM ESD 分類レベル C4B
- システム内プログラミングおよびEEPROM
- シリアル プログラミングが可能な揮発性レジスタ
- 不揮発性 EEPROM に顧客設定を保存
- 柔軟な入力クロック設定
- 外部水晶振動子：8 MHz ～ 32 MHz
- オンチップ VCXO：引き込み範囲：±150ppm
- シングルエンドのLVCMOS: 最高160MHz
- 出力周波数を最高230MHzまで自由に選択可能
- 低ノイズのPLLコア
- PLL ループ フィルタ コンポーネントを内蔵
- 短いジッタ時間 (標準値 60ps)
- 独立した出力供給ピン
- CDCE937-Q1：3.3V および 2.5V
- CDCEL937-Q1：1.8V
- 柔軟なクロック ドライバ
- 3 つのユーザー定義可能な制御入力 [S0/S1/S2]。例：SSC の選択、周波数スイッチング、出力イネーブル、またはパワーダウン
- ビデオ、オーディオ、USB、IEEE1394、RFID、Bluetooth™、WLAN、Ethernet™、GPS のための高精度クロックを生成
- TI DaVinci™、OMAP™、DSP で使用する一般的なクロック周波数を生成
- SSC変調をプログラム可能
- 0PPM クロック生成が可能
- 1.8V デバイス電源
- 広い温度範囲: -40℃～125℃
- TSSOP パッケージ
- 開発およびプログラミング キットにより PLL の設計とプログラムが簡単 (テキサス・インスツルメンツの Pro-Clock™)
CDCE937-Q1 および CDCEL937-Q1 デバイスは、モジュラー型フェーズロックループ (PLL) ベースのプログラマブルクロックシンセサイザです。これらのデバイスには、出力クロック、入力信号、制御ピンなど柔軟でプログラム可能なオプションがあり、ユーザーは CDCEx937-Q1 を必要な仕様に合わせて構成できます。
CDCEx937-Q1 は、単一の入力周波数から最大 7 つの出力クロックを生成できるため、基板面積とコストを削減できます。さらに、複数出力を備えたクロック ジェネレータは、複数の水晶振動子を 1 つのクロック ジェネレータで置き換えることができます。本デバイスは、システムの小型化やコスト効率の向上が進んでいる、ADAS のインフォテインメント システムやカメラ システムのヘッド ユニット アプリケーションやテレマティックス アプリケーションに最適です。
さらに、それぞれの出力は、内蔵の構成可能な PLL を使用して、230MHz までの任意のクロック周波数にシステム内でプログラム可能です。また、PLL は拡散スペクトル クロック (SSC) もサポートし、ダウンおよびセンター拡散をプログラム可能です。その結果、電磁干渉 (EMI) 性能が向上し、CISPR-25 などの業界規格の適合を可能とします。
3 つのユーザー定義制御ピンを使用して、周波数プログラミングと SSC のカスタマイズにアクセスできます。これにより、クロック制御のための追加のインターフェイス要件が排除されます。ユーザーのニーズに応じて、特定のパワーアップやパワーダウンシーケンスを定義することもできます。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | 1.8V、2.5V、3.3V LVCMOS 出力付き、 CDCEx937-Q1 プログラマブル 3-PLL VCXO クロックシンセサイザ データシート (Rev. D 翻訳版) | PDF | HTML | 英語版 (Rev.D) | PDF | HTML | 2025/10/10 |
| アプリケーション・ノート | Crystal or Crystal Oscillator Replacement with Silicon Devices | 2014/06/18 | ||||
| アプリケーション・ノート | VCXO Application Guideline for CDCE(L)9xx Family (Rev. A) | 2012/04/23 | ||||
| ユーザー・ガイド | CDCE(L)9XX & CDCEx06 Programming Evaluation Module Manual (Rev. A) | 2010/11/22 | ||||
| アプリケーション・ノート | General I2C / EEPROM usage for the CDCE(L)9xx family | 2010/01/26 | ||||
| アプリケーション・ノート | Troubleshooting I2C Bus Protocol | 2009/10/19 | ||||
| アプリケーション・ノート | Usage of I2C for CDCE(L)949, CDCE(L)937, CDCE(L)925, CDCE(L)913 | 2009/09/23 | ||||
| アプリケーション・ノート | Generating Low Phase-Noise Clocks for Audio Data Converters from Low Frequency | 2008/03/31 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| TSSOP (PW) | 20 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。