CDCM9102
- Integrated Low-Noise Clock Generator Including
PLL, VCO, and Loop Filter - Two Low-Noise 100-MHz Clocks (LVPECL,
LVDS, or pair of LVCMOS)- Support for HCSL Signaling Levels
(AC-Coupled) - Typical Period Jitter: 21 ps pk-pk
- Typical Random Jitter: 510 fs RMS
- Output Type Set by Pins
- Support for HCSL Signaling Levels
- Bonus Single-Ended 25-MHz Output
- Integrated Crystal Oscillator Input Accepts
25-MHz Crystal - Output Enable Pin Shuts Off Device and Outputs
- 5-mm × 5-mm 32-Pin VQFN Package
- ESD Protection Exceeds 2000 V HBM, 500 V
CDM - Industrial Temperature Range (–40°C to 85°C)
- 3.3-V Power Supply
The CDCM9102 is a low-jitter clock generator designed to provide reference clocks for communications standards such as PCI Express™. The device supports up to PCIE gen3 and is easy to configure and use. The CDCM9102 provides two 100-MHz differential clock ports. The output types supported for these ports include LVPECL, LVDS, or a pair of LVCMOS buffers. HCSL signaling is supported using an AC-coupled network. The user configures the output buffer type desired by strapping device pins. Additionally, a single-ended 25-MHz clock output port is provided. Uses for this port include general-purpose clocking, clocking Ethernet PHYs, or providing a reference clock for additional clock generators. All clocks generated are derived from a single external 25-MHz crystal.
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | CDCM9102 Low-Noise Two-Channel 100-MHz Clock Generator データシート (Rev. A) | PDF | HTML | 2016/04/25 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
TIDEP-0075 — PROFINET IRT から PROFIBUS マスタに接続する産業用通信ゲートウェイのリファレンス デザイン
TIDEP0046 — DSP アクセラレーション用に OpenCL を使用する AM57x 上モンテカルロ シミュレーションのリファレンス デザイン
TI の高性能 ARM®Cortex®-A15 ベースの AM57x プロセッサも、C66x DSP を搭載しています。これらの DSP は、産業用、車載、財務用のアプリケーションで多くの場合必要とされる、高信号およびデータ処理タスクに対応できる設計を採用しています。AM57x OpenCL の実装により、標準のプログラミング モデルと言語を使って高い計算タスクに DSP アクセラレーションを簡単に利用できるため、DSP アーキテクチャに関する深い知識は不要になります。TIDEP0046 TI リファレンス デザインは、標準的な C/C++ (...)
TIDEP0047 — 電力と熱に関する考慮事項を示した TI の AM57x プロセッサをベースとしたリファレンス デザイン
これは、AM57x プロセッサと、それに付随する TPS659037 パワー マネージメント IC (PMIC) に基づいたリファレンス デザインです。 このデザインでは、AM57x および TPS659037 を使用して設計されたシステムの電源および熱に関する設計上の重要な検討事項と手法を特に取り上げます。 パワー マネージメントの設計、パワー ディストリビューション ネットワーク (PDN) の設計上の検討事項、熱設計上の検討事項、消費電力の推定、消費電力の概要に関する参考資料と文書が付属しています。
TIDEP0076 — DLP® 構造化光アーキテクチャ搭載、AM572x プロセッサ ベース 3D マシン ビジョンのリファレンス デザイン
TIDEP0078 — AM572x 向け OPC UA データ アクセス サーバーのリファレンス デザイン
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RHB) | 32 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。