CDCVF25081
- フェーズ・ロック・ループ・ベースのゼロ遅延バッファ
- 1 つのクロック入力を 4 出力のバンク 2 つに分配
- 外部 RC ネットワーク不要
- 電源電圧：3V～3.6V
- 動作周波数：8MHz～200MHz
- 小さい付加ジッタ (サイクル間)：66MHz～200MHz で ±100ps
- パワーダウン・モードを使用可能
- 消費電流：20µA 未満
(パワーダウン・モード時)
- 消費電流：20µA 未満
- 25Ω のオンチップ直列ダンピング抵抗
- 産業用温度範囲：-40℃～85℃
- 拡散スペクトラム・クロック互換 (SSC)
- 以下に示すパッケージで供給
- 9.9mm × 3.91mm、16 ピン SOIC (D)
- 5.0mm × 4.4mm、16 ピン TSSOP (PW)
CDCVF25081 は、高性能、低スキュー、低ジッタのフェーズ・ロック・ループ・クロック・ドライバです。PLL を使用して、周波数と位相の両方について、出力クロックを入力クロック信号に正確に整合させます。出力は 2 つのバンクに分割されており、CLKIN のバッファ付き出力を合計で 8 個供給できます。CLKIN 信号が存在しないとき、デバイスは出力を自動的に LOW 状態に移行します (パワー・ダウン・モード)。
PLL 信号を出力するか、または PLL をバイパスして出力するかを、S1 および S2 ピンを使って選択できます。オープンのままの場合、出力はディセーブルされてロジック LOW 状態になります。
このデバイスは、フェイルセーフ機能をサポートしています。さらに、このデバイスは入力ヒステリシスを備えており、入力信号が存在しないときに出力がランダムに発振することを防止します。
このデバイスは、電源電圧 3.3V の環境で動作し、-40℃～85℃ (周囲温度) で仕様が規定されています。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | CDCVF25081 3.3V フェーズ・ロック・ループ・クロック・ドライバ データシート (Rev. B 翻訳版) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2022/03/03 |
| アプリケーション・ノート | Using TI's CDCVF2310 and CDCVF25081 with TLK1501 Serial Transceiver | 2003/05/14 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| SOIC (D) | 16 | Ultra Librarian |
| TSSOP (PW) | 16 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。