設計ツール
DS250DF410
- 信号コンディショニング機能を備えた 4 チャネル・マルチレート・リタイマ
- すべてのチャネルは独立に 20.2752～ 25.8Gbps でロック (10.3125Gbps、12.5Gbps などのサブレートを含む)
- 非常に短いレイテンシ：25.78125Gbps のデータ・レートで 500ps 未満 (標準値)
- 単一電源で、低ジッタの基準クロックを必要とせず、電源デカップリングが最小限であるため、基板配線が簡単、BOM コストも削減可能
- 2×2 のクロス・ポイントを内蔵
- アダプティブ連続時間リニア・イコライザ (CTLE)
- アダプティブ・デシジョン・フィードバック・イコライザ (DFE)
- 3 タップ FIR フィルタ付きの低ジッタ・トランスミッタ
- 結合イコライゼーションにより、12.9GHz で 35dB を超えるチャネル損失に対応
- 伝送振幅を変更可能：205mVppd～1225mVppd (標準値)
- オンチップのアイ・オープニング・モニタ (EOM)、PRBS パターン・チェッカ/ジェネレータ
- JTAG/AC-JTAG バウンダリ・スキャンをサポート
- フロースルーで簡単に配線できる小型 6mm × 6mm BGA パッケージ
DS250DF410 デバイスは、信号コンディショニング機能を備えた 4 チャネル、マルチレート・リタイマです。10～15 以下のビット・エラー・レート (BER) を達成しながら、長距離で、損失が大きく、クロストークの影響を受ける高速シリアル・リンクの到達距離と堅牢性を拡張するために使用します。
DS250DF410の各チャネルは、20.2752Gbps～25.8Gbpsの連続した範囲のシリアル・データ・レート、またはサポートされている任意のサブレート(÷2および÷4) (10.3125Gbpsや12.5Gbpsなどの主要データ・レートを含む)へ独立にロックされるため、DS250DF410は個別レーンの前方誤り訂正(FEC)パススルーをサポートできます。
DS250DF410は単一電源で、必要な外部部品も最小限です。これらの特長により、PCB配線の複雑性とBOMコストが低減されます。
DS250DF410の高度なイコライゼーション機能には、低ジッタの3タップ送信有限インパルス応答(FIR)フィルタ、アダプティブ連続時間リニア・イコライザ(CTLE)、アダプティブ・デシジョン・フィードバック・イコライザ(DFE)が含まれています。これにより、複数のコネクタやクロストークが存在する、損失の多い相互接続およびバックプレーンにおいて、到達距離を拡張できます。内蔵のCDR機能は、フロントポート光学モジュール・アプリケーションで、ジッタ・バジェットをリセットし、高速シリアル・データをリタイムするために最適です。DS250DF410 は、各チャネル・ペアに 2x2 のクロスポイントを実装しているため、ホストはレーンクロス、ファンアウト、多重化のいずれの方法でも使用できます。
DS250DF410はSMBus経由、または外付けのEEPROMにより構成可能です。最大16個のデバイスが、共通のチャネル・フォーマットを使用して単一のEEPROMを共有できます。非破壊的なオンチップ・アイ・モニタと PRBS ジェネレータ/チェッカにより、インシステム診断が可能です。
詳細リクエスト
IBIS AMI モデルとデバイスの GUI プロファイルが入手可能です。ご注文
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン配置が異なる製品
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
6 をすべて表示 | 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | DS250DF410 25Gbps マルチレート 4 チャネル・リタイマ データシート (Rev. D 翻訳版) | PDF | HTML | 英語版 (Rev.D) | PDF | HTML | 2020年 1月 6日 |
| アプリケーション・ノート | Implementing Pin Compatible Ethernet Redrivers and Retimers | PDF | HTML | 2024年 10月 28日 | |||
| アプリケーション・ノート | Optimal Implementation of 25G-28G Ethernet Retimers versus Redrivers (Rev. B) | PDF | HTML | 2023年 5月 1日 | |||
| その他の技術資料 | Advanced Signal Conditioning Made Easy and Efficient | 2017年 1月 12日 | ||||
| Analog Design Journal | Green box testing: A method for optimizing high-speed serial links | 2016年 7月 21日 | ||||
| アプリケーション・ノート | Understanding EEPROM Programming for 25G and 28G Repeaters and Retimers | 2016年 1月 13日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
DS250DF410EVM — DS250DF410 25Gbps マルチレート 4 チャネル リタイマの評価基板
DS250DF410EVM を採用すると、25Gbps 対応のリタイマである DS250DF410 を容易に評価できます。ユーザーは、Huber+Suhner の 1x8 MXP コネクタ経由で、電力と高速トラフィックを評価基板 (EVM) に供給する必要があります。Huber+Suhner ケーブルは付属していません。
開発ユーザーが、FTDI から USB2ANY への変換を行うオンボード接続機能と評価基板 (EVM) ソフトウェアを使用すると、信号検出、イコライゼーション設定、Tx (送信) 出力設定、EEPROM ファイルの生成、他のレジスタ機能など、デバイスの機能を評価できます。
ユーザー ガイド: PDF
シミュレーション・ツール
PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
シミュレーション・ツール
TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム
TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA は DesignSoft (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| FCCSP (ABM) | 101 | Ultra Librarian |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。