評価基板 (EVM) 向けの GUI
SIGCONARCHITECT3 — Texas Instruments SigCon Architect EVM GUI v3.0.0.14 Setup
Texas Instruments SigCon Architect EVM GUI v3.0.0.14 Setup
DS320PR410
- 最大 32Gbps の PCIe™ 5.0、CXL 2.0、UPI 2.0 に対応する 4 チャネル・リニア・リドライバ
- DP、SAS、SATA、XFI などほとんどの AC 結合インターフェイスをサポート
- CTLE (連続時間リニア・イコライザ) は 16GHz 時に最大 22dB の向上を実現
- 非常に短いレイテンシ：100ps
- 小さい付加ランダム・ジッタ (PRBS データ)：45fs
- 16GHz で -10dB という優れた反射損失特性
- 3.3V 単一電源
- 内部電圧レギュレータにより電源ノイズへの耐性を実現
- 低消費電力：160mW/チャネル (動作時)
- ヒート・シンク不要
- ピンストラップ、SMBus、EEPROM によるプログラミング
- PCIe 用途での自動レシーバ検出
- プロトコルに依存しないリニア・リドライバにより、PCIe リンク・トレーニングをシームレスにサポート
- 1 つまたは複数の DS160PR410 を使用して x4、x8、x16、x24 バス幅をサポート
- -40℃～85℃の温度範囲
- 4mm × 6.0mm、40 ピン WQFN パッケージ
DS320PR410 は、PCIe 5.0、CXL 2.0、UPI 2.0、最大 32Gbps のその他のインターフェイスに対応するように設計された 4 チャネル低消費電力高性能リニア・リピータまたはリドライバです。
DS320PR410 レシーバは、連続時間リニア・イコライザ (CTLE) を搭載し、プログラマブルな高周波数での昇圧を実現しています。イコライザは、相互接続媒体 (例：PCB 配線) に起因する符号間干渉 (ISI) によって完全に閉じた入力アイを開くことができます。CTLE レシーバにはリニア出力ドライバが接続されています。DS320PR410 のリニアなデータパスは、送信プリセット信号特性を保持します。リニア・リドライバは、最良の送受信イコライゼーション設定になるように get リンク全体としてトレーニングされた受動チャネルの一部になります。このリンク・トレーニング・プロトコルの透過性は、最良の電気的リンクと考えられる最短のレイテンシをもたらします。チャネル間クロストークが少なく、付加ジッタが小さく、反射損失特性が非常に優れた本デバイスは、便利なイコライゼーション機能を備えていることを除いて、リンク内でほとんど受動素子のように振舞います。
詳細リクエスト
IBISモデルやその他の設計リソースは入手可能です。ご注文
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
7 をすべて表示
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | DS320PR410PCIe5.0、CXL 2.0 用 4 チャネル・リニア・リドライバ データシート | PDF | HTML | 英語版 | PDF | HTML | 2023年 10月 16日 |
| アプリケーション・ノート | TI の PCIe Gen5 リドライバのチューニング方法 (Rev. B 翻訳版) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2026年 1月 16日 | |
| アプリケーション・ノート | How to Configure the DS320PR410 Using SigCon Architect | PDF | HTML | 2024年 11月 13日 | |||
| アプリケーション・ノート | Understanding TI PCIe Redriver Equalization | PDF | HTML | 2024年 7月 2日 | |||
| アプリケーション・ノート | Eye Scan With TI PCI-Express Gen5.0 Redrivers (Rev. A) | PDF | HTML | 2024年 1月 16日 | |||
| ユーザー・ガイド | DS320PR410 Programming Guide | PDF | HTML | 2023年 10月 12日 | |||
| アプリケーション・ノート | High-Speed PCB Layout for PCIe Gen 5 | PDF | HTML | 2023年 6月 20日 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
DS320-SLIMSAS-EVM — CEM から SlimSAS PCI-Express® 5.0 への変換アダプタ カードの評価基板
DS320-SLIMSAS-EVM は、PCI-Express® 5.0 の 1 本の x16 を 2 本の x8 SlimSAS (SFF-8654) に変換するアダプタです。このアダプタを採用すると、DS320PR810-RSC-EVM や TI ( テキサス・インスツルメンツ) の他の PCI-Express® 5.0 リドライバ ライザー カード評価基板を、SlimSAS (SFF-8654) から U.2 (SFF-8639) への変換を行う市販のケーブル アセンブリと組み合わせ、最大 4 台の U.2 SSD (ソリッド ステート ドライブ) (...)
評価ボード
DS320PR410-RSC-EVM — DS320PR410 評価基板
DS320PR410-RSC-EVM は、4 チャネル PCI-Express 5.0 リニア リドライバである DS320PR410 のシグナル コンディショニング機能を評価するための包括的な高帯域幅プラットフォームを実現します。この評価ボードは、標準準拠試験、性能評価、初期のシステム プロトタイプ製作に使用できます。
評価基板 (EVM) 向けの GUI
SIGCONARCHITECT3-WRTE — Texas Instruments SigCon Architect EVM GUI v3 Setup with RTE
Texas Instruments SigCon Architect EVM GUI v3 Setup with RTE
サポート対象の製品とハードウェア
シミュレーション・ツール
PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
シミュレーション・ツール
TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム
TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA は DesignSoft (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| WQFN (RNQ) | 40 | Ultra Librarian |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブ拠点
- アセンブリ拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。