DS90CF366
- 20MHz～85MHzのシフト・クロックをサポート
- 85MHzのグレイスケールにおいてRx消費電力が142mW未満(標準値)
- Rxパワーダウン・モードで1.44mW未満(最大値)
- ESD定格7kV超(HBM)、700V超(EIAJ)
- VGA、SVGA、XGA、およびシングル・ピクセルSXGAをサポート
- PLLに外部コンポーネントが不要
- TIA/EIA-644 LVDS標準と互換
- 低プロファイルの56ピンまたは48ピンTSSOPパッケージ
- DS90CF386は64ピン、0.8mm、ファインピッチ・ボール・グリッド・アレイ(NFBGA)パッケージでも利用可能
アプリケーション
- ビデオ・ディスプレイ
- プリンタおよび画像処理
- デジタル・ビデオの転送
- マシン・ビジョン
- Open LDIからRGBへのブリッジ
All trademarks are the property of their respective owners.
DS90CF386レシーバは、4つのLVDS (低電圧差分信号)データ・ストリームを、パラレルの28ビットLVCMOSデータへ戻します。3つのLVDSデータ・ストリームをパラレルの21ビットLVCMOSデータへ戻す、DS90CF366レシーバも利用できます。どちらのレシーバの出力も、立ち下がりエッジにストローブします。立ち上がりエッジまたは立ち下がりエッジのストローブ・トランスミッタは、変換ロジックなしで、立ち下がりエッジのストローブ・レシーバと相互に動作します。
レシーバのLVDSクロックは、20MHz～85MHzで動作します。
デバイスは入力LVDSクロックにフェーズロックし、LVDSデータ・ラインのシリアル・ビット・ストリームをサンプリングして、パラレルの出力データへ変換します。
供給されるクロックが85MHzの場合、各LVDS入力ラインは595Mbpsのビット転送速度で動作し、最大スループットはDS90CF386で2.38Gbps、DS90CF366で1.785Gbpsになります。
これらのシリアル・リンク・デバイスの使用は、幅広で高速のパラレルLVCMOSインターフェイス上でデータを伝送する場合に発生するEMIやケーブル・サイズの問題を解決するために理想的です。どちらのデバイスも、TSSOPパッケージで提供されます。DS90CF386は64ピン、0.8mmのファイン・ピッチ・ボール・グリッド・アレイ(NFBGA)パッケージでも提供され、56ピンのTSSOPパッケージと比較してPCBの占有面積を44%削減できます。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | DS90CF3x6 3.3V LVDSレシーバ、24ビットまたは18ビットのフラット・パネル・ディスプレイ(FPD)リンク、85MHz データシート (Rev. J 翻訳版) | PDF | HTML | 英語版 (Rev.J) | PDF | HTML | 2016/06/28 |
| アプリケーション・ノート | High-Speed Layout Guidelines for Reducing EMI for LVDS SerDes Designs | 2018/11/09 | ||||
| アプリケーション・ノート | How to Map RGB Signals to LVDS/OpenLDI(OLDI) Displays (Rev. A) | 2018/06/29 | ||||
| アプリケーション・ノート | AN-1032 An Introduction to FPD-Link (Rev. C) | 2017/08/08 | ||||
| アプリケーション・ノート | Receiver Skew Margin for Channel Link I and FPD Link I Devices | PDF | HTML | 2016/01/13 | |||
| アプリケーション・ノート | Application Note 1032 An Introduction to FPD-Link (jp) | 2009/04/03 | ||||
| アプリケーション・ノート | TFT Data Mapping for Dual Pixel LDI Application - Alternate A - Color Map | 2004/05/15 | ||||
| アプリケーション・ノート | Application Note 1056 STN Application Using FPD-Link (jp) | 英語版 | 2004/05/14 | |||
| アプリケーション・ノート | 1085 FPD-Link PCB and Interconnect Design-In Guidelines (jp) | 英語版 | 2004/05/14 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
FLINK3V8BT-85 — FPD-Link ファミリ シリアライザ/ デシリアライザ LVDS 評価キット
FPD-Link evaluation kit contains a Transmitter (Tx) board, a Receiver (Rx) board along with interfacing cables. This kit will demonstrate the chipsets interfacing from test equipment or a graphics controller using Low Voltage Differential Signaling (LVDS) to a receiver board.
The Transmitter board (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| TSSOP (DGG) | 48 | Ultra Librarian |