LMK03328
- 超低ノイズ、高性能
- ジッタ：100fs RMS (標準値)、FOUT > 100MHz
- PSNR：-80dBc、堅牢な電源ノイズ耐性
- 柔軟なデバイス オプション
- 最大 8 つの AC-LVPECL、AC-LVDS、AC-CML、HCSL、LVCMOS 出力を任意の組み合わせで使用可能
- ピン モード、I2C モード、EEPROM モード
- 71 ピンで選択可能なプログラム済みのデフォルト スタートアップ オプション
- 自動または手動の選択によるデュアル入力
- 水晶振動子入力：10MHz～52MHz
- 外部入力：1MHz～300MHz
- 周波数マージニング オプション
- 低コストのプル可能な水晶振動子を基準に使用した、きめ細かい周波数マージニング (標準値 ±50ppm)
- 出力分周器を使用した、グリッチレスな粗い周波数マージニング (%)
- その他の特長
- 電源電圧：3.3V コア、1.8V、2.5V、3.3V 出力
- 工業用温度範囲：-40℃～85℃
- パッケージ：7mm×7mm 48-WQFN
LMK03328 デバイスは超低ノイズのクロック ジェネレータであり、2 つのフラクショナル N 周波数シンセサイザと内蔵 VCO、柔軟なクロック分配およびファンアウトといった特長を備え、ピンで選択可能な構成状態がオンチップの EEPROM に格納されています。このデバイスは、各種の数ギガビット速度のシリアル インターフェイスおよびデジタル デバイス用に複数のクロックを生成できるため、BOM コストと基板面積を削減し、複数の発振器とクロック分配デバイスを置き換えることで信頼性を向上できます。超低ジッタにより、高速シリアル リンクにおけるビット エラー レート(BER)を低減します。
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン配置が異なる製品。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | LMK03328 2 つの独立 PLL、8 出力、EEPROM 内蔵、超低ジッタのクロック ジェネレータ データシート (Rev. E 翻訳版) | PDF | HTML | 英語版 (Rev.E) | PDF | HTML | 2024/10/02 |
| アプリケーション・ノート | Clocking for PCIe Applications | PDF | HTML | 2023/11/28 | |||
| 技術記事 | Clock tree fundamentals: finding the right clocking devices for your design | PDF | HTML | 2021/03/24 | |||
| アプリケーション・ノート | Clocking for Medical Ultrasound Systems (Rev. A) | PDF | HTML | 2020/09/30 | |||
| 技術記事 | Can a clock generator act as a jitter cleaner? | PDF | HTML | 2017/03/23 | |||
| 技術記事 | The five benefits of multifaceted clocking devices | PDF | HTML | 2016/05/17 | |||
| 技術記事 | Complete clock-tree solutions that make a hardware designer’s life easier | PDF | HTML | 2016/03/10 | |||
| アプリケーション・ノート | Clocking High Speed Serial Links with LMK033X8 (Rev. A) | 2016/01/07 | ||||
| アプリケーション・ノート | Frequency Margining Using TI High-Performance Clock Generators (Rev. A) | 2015/12/12 | ||||
| 技術記事 | How to select an optimal clocking solution for your FPGA-based design | PDF | HTML | 2015/12/09 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMK03328EVM — LMK03328EVM 2 個の PLL、8 組の差動出力、2 個の入力を採用した超低ジッタ クロック ジェネレータの評価基板
LMK03328EVM 評価基板は、デュアル PLL、8 個の出力、2 個の入力、および内蔵 EEPROM を採用した超低ジッタ クロック ジェネレータである TI ( テキサス・インスツルメンツ) の LMK03328 を搭載しており、100fs (フェムト秒) RMS のジッタ性能とピン構成モードおよびソフトウェア構成モードの評価に適した包括的なクロック供給プラットフォームを実現します。
LMK03328EVM は、準拠試験、性能評価、初期のシステム プロトタイプ製作を行う際に、フレキシブルな複数出力のクロック供給源として使用できます。エッジ接続可能な複数の SMA (...)
SNAC069 — LMK03328EVM Default EEPROM Image File
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS ( テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ ロック ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| WQFN (RHS) | 48 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。