ホーム クロックとタイミング クロック バッファ
ホーム
クロックとタイミング
クロック バッファ

LMK1D2104L

アクティブ

1.8V と 2.5V と 3.3V いずれかの電源電圧で動作、0.7V 出力同相オプションが利用可能、デュアル バンク、4 チャネル出力、LVDS、バッファ

ご注文はこちら
データシート

LMK1D2104L

アクティブ
データシート ご注文はこちら

製品詳細

Number of outputs 4 Additive RMS jitter (typ) (fs) 5 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Output skew (ps) 20 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LVDS Input type Universal input
Number of outputs 4 Additive RMS jitter (typ) (fs) 5 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Output skew (ps) 20 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LVDS Input type Universal input
VQFN (RHD) 28 25 mm² 5 x 5
  • 高性能 LVDS クロック バッファ ファミリ：最大 2GHz
    • デュアル 1：2 差動バッファ
    • デュアル 1：4 差動バッファ
    • デュアル 1：6 差動バッファ
    • デュアル 1：8 差動バッファ
  • 電源電圧：1.71V～3.465V
  • デュアル出力同相電圧動作：
    • 出力同相電圧：1.8V の電源電圧で 0.7V。
    • 出力同相電圧：2.5V/3.3V の電源電圧で 1.2V
  • 小さい付加ジッタ：
    • 1250.25MHz 時、12kHz～20MHz の範囲で 17fs RMS 未満 (標準値)
    • 625MHz 時、12kHz～20MHz の範囲で 22fs RMS 未満 (標準値)
    • 156.25MHz 時、12kHz～20MHz の範囲で 60fs RMS 未満 (最大値)
    • 非常に小さい位相ノイズ フロア：156.25MHz で -164dBc/Hz (標準値)
  • 非常に小さい伝搬遅延：最大 575ps 未満
  • 出力スキュー：
    • 最大 15ps (LMK1D2102、LMK1D2104)
    • 最大 20ps (LMK1D2106、LMK1D2106)
  • 部品間スキュー：150ps
  • 高スイング LVDS (昇圧モード)：AMP_SELA、AMP_SELB = フローティングの場合、500mV VOD (標準値)
  • AMP_SELA と AMP_SELB を使用したバンクのイネーブル / ディスエーブル
  • フェイルセーフ入力動作
  • ユニバーサル入力は LVDS、LVPECL、LVCMOS、HCSL、CML の信号レベルに対応
  • LVDS リファレンス電圧 VAC_REF は、容量性結合入力に使用可能
  • 拡張産業用温度範囲に対応：-40℃～105℃
  • 高性能 LVDS クロック バッファ ファミリ：最大 2GHz
    • デュアル 1：2 差動バッファ
    • デュアル 1：4 差動バッファ
    • デュアル 1：6 差動バッファ
    • デュアル 1：8 差動バッファ
  • 電源電圧：1.71V～3.465V
  • デュアル出力同相電圧動作：
    • 出力同相電圧：1.8V の電源電圧で 0.7V。
    • 出力同相電圧：2.5V/3.3V の電源電圧で 1.2V
  • 小さい付加ジッタ：
    • 1250.25MHz 時、12kHz～20MHz の範囲で 17fs RMS 未満 (標準値)
    • 625MHz 時、12kHz～20MHz の範囲で 22fs RMS 未満 (標準値)
    • 156.25MHz 時、12kHz～20MHz の範囲で 60fs RMS 未満 (最大値)
    • 非常に小さい位相ノイズ フロア：156.25MHz で -164dBc/Hz (標準値)
  • 非常に小さい伝搬遅延：最大 575ps 未満
  • 出力スキュー：
    • 最大 15ps (LMK1D2102、LMK1D2104)
    • 最大 20ps (LMK1D2106、LMK1D2106)
  • 部品間スキュー：150ps
  • 高スイング LVDS (昇圧モード)：AMP_SELA、AMP_SELB = フローティングの場合、500mV VOD (標準値)
  • AMP_SELA と AMP_SELB を使用したバンクのイネーブル / ディスエーブル
  • フェイルセーフ入力動作
  • ユニバーサル入力は LVDS、LVPECL、LVCMOS、HCSL、CML の信号レベルに対応
  • LVDS リファレンス電圧 VAC_REF は、容量性結合入力に使用可能
  • 拡張産業用温度範囲に対応：-40℃～105℃

LMK1D210xL は低ノイズのデュアル クロック バッファで、1 つの入力を最大 2 つ (LMK1D2102L)、4 つ (LMK1D2104L)、6 つ (LMK1D2106L)、または8 つ (LMK1D2108L) の各 LVDS 出力に分配します。入力は LVDS、LVPECL、HCSL、CML、LVCMOS のいずれかに対応可能です。

LMK1D210xL は、50Ω の伝送経路の駆動に特化して設計されています。シングルエンド モードで入力を駆動する場合は、未使用の負入力ピンに適切なバイアス電圧を印加する必要があります (Figure 8-8 参照)。

LMK1D210xL バッファは、異なる動作電源に対して 2 つの出力コモンモード動作 (0.7V と 1.2V) を提供します。このデバイスを使用すると、DC 結合モードのアプリケーションの設計に柔軟性を提供します。

AMP_SELA/AMP_SELB 制御ピンを使用して、出力振幅 LVDS (350mV) またはブースト LVDS (500mV) を選択できます。振幅の選択に加えて、同じピンを使用して出力をディスエーブルできます。

本デバイスは、クロックおよびデジタル入力ピンのFail-Safe Input 機能もサポートしています。さらに、このデバイスは入力ヒステリシスを備えており、入力信号が存在しないときに出力がランダムに発振することを防止します。

LMK1D210xL は低ノイズのデュアル クロック バッファで、1 つの入力を最大 2 つ (LMK1D2102L)、4 つ (LMK1D2104L)、6 つ (LMK1D2106L)、または8 つ (LMK1D2108L) の各 LVDS 出力に分配します。入力は LVDS、LVPECL、HCSL、CML、LVCMOS のいずれかに対応可能です。

LMK1D210xL は、50Ω の伝送経路の駆動に特化して設計されています。シングルエンド モードで入力を駆動する場合は、未使用の負入力ピンに適切なバイアス電圧を印加する必要があります (Figure 8-8 参照)。

LMK1D210xL バッファは、異なる動作電源に対して 2 つの出力コモンモード動作 (0.7V と 1.2V) を提供します。このデバイスを使用すると、DC 結合モードのアプリケーションの設計に柔軟性を提供します。

AMP_SELA/AMP_SELB 制御ピンを使用して、出力振幅 LVDS (350mV) またはブースト LVDS (500mV) を選択できます。振幅の選択に加えて、同じピンを使用して出力をディスエーブルできます。

本デバイスは、クロックおよびデジタル入力ピンのFail-Safe Input 機能もサポートしています。さらに、このデバイスは入力ヒステリシスを備えており、入力信号が存在しないときに出力がランダムに発振することを防止します。
filter その他の クロック バッファ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート LMK1D210xL 超低付加ジッタ LVDS バッファ データシート (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2024年 11月 11日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

LMK1D1208EVM — LMK1D1208 低ジッタ、2:8、LVDS ファンアウト バッファの評価基板

LMK1D1208 は、2 個の差動入力と 8 個の LVDS 出力を採用した、高性能で付加ジッタの小さい LVDS クロック バッファです。この評価基板 (EVM) は、LMK1D1208 の電気的性能を実証する設計を採用しています。また、この EVM を使用して、LMK1Dxxxx ファミリに属する他の 28 ピン デバイスを評価することもできます。LMK1D1208EVM は、最高の性能を達成できるように、複数の 50Ω SMA コネクタと、複数のインピーダンス制御済み 50Ω マイクロストリップ伝送ラインを実装しています。
ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
シミュレーション・モデル

LMK1DXX_L IBIS Model

SNAM296.ZIP (66 KB) - IBIS Model
ダウンロード
設計ツール

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VQFN (RHD) 28 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ