SN74LV126A

アクティブ

3 ステート出力、4 チャネル、2V ~ 5.5V バッファ

製品詳細

Technology family LV-A Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 4 IOL (max) (mA) 16 Supply current (max) (µA) 20 IOH (max) (mA) -16 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LV-A Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 4 IOL (max) (mA) 16 Supply current (max) (µA) 20 IOH (max) (mA) -16 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
SOIC (D) 14 51.9 mm² 8.65 x 6 SOP (NS) 14 79.56 mm² 10.2 x 7.8 SSOP (DB) 14 48.36 mm² 6.2 x 7.8 TSSOP (PW) 14 32 mm² 5 x 6.4 TVSOP (DGV) 14 23.04 mm² 3.6 x 6.4
  • 2V~5.5V の VCC で動作
  • 最大 tpd 6.5ns (5V 時)
  • VOLP 標準値 (出力グランド バウンス) <0.8V (VCC = 3.3V、TA = 25℃)
  • VOHV 標準値 (出力 VOH アンダーシュート) >2.3V (VCC = 3.3V、TA = 25℃)
  • Ioff により活線挿抜、部分的パワーダウン モード、バック ドライブ保護をサポート
  • すべてのポートで混在モード電圧動作をサポート
  • JESD 17 準拠で250mA 超のラッチアップ性能
  • 2V~5.5V の VCC で動作
  • 最大 tpd 6.5ns (5V 時)
  • VOLP 標準値 (出力グランド バウンス) <0.8V (VCC = 3.3V、TA = 25℃)
  • VOHV 標準値 (出力 VOH アンダーシュート) >2.3V (VCC = 3.3V、TA = 25℃)
  • Ioff により活線挿抜、部分的パワーダウン モード、バック ドライブ保護をサポート
  • すべてのポートで混在モード電圧動作をサポート
  • JESD 17 準拠で250mA 超のラッチアップ性能

SN74LV126A クワッド バス バッファ ゲートは、2V~5.5V の VCC で動作するように設計されています。

これらのクワッド バス バッファ ゲートは、2V~5.5V の VCC で動作するように設計されています。

SN74LV126A は、3 ステート出力の独立ライン ドライバを備えています。各出力は、対応する出力イネーブル (OE) 入力が Low のときディセーブルになります。

電源オンまたは電源オフ時に高インピーダンス状態を確保するため、OE をプルダウン抵抗経由で GND に接続する必要があります。この抵抗の最小値は、ドライバの電流ソース能力によって決まります。

SN74LV126A クワッド バス バッファ ゲートは、2V~5.5V の VCC で動作するように設計されています。

これらのクワッド バス バッファ ゲートは、2V~5.5V の VCC で動作するように設計されています。

SN74LV126A は、3 ステート出力の独立ライン ドライバを備えています。各出力は、対応する出力イネーブル (OE) 入力が Low のときディセーブルになります。

電源オンまたは電源オフ時に高インピーダンス状態を確保するため、OE をプルダウン抵抗経由で GND に接続する必要があります。この抵抗の最小値は、ドライバの電流ソース能力によって決まります。

ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン互換製品
SN74LVC126A アクティブ 3 ステート出力、4 チャネル、1.65V ~ 3.6V、バッファ Voltage range (1.65V to 3.6V), average drive strength (24mA), average propagation delay (5.5ns)

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74LV126A 3 ステート出力、クワッド バス バッファ ゲート データシート (Rev. J 翻訳版) PDF | HTML 英語版 (Rev.J) PDF | HTML 2024年 4月 4日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板

14-24-logic-EVM 評価基板は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。

ユーザー ガイド: PDF | HTML
シミュレーション・モデル

SN74LV126A Behavioral SPICE Model

SCEM656.ZIP (7 KB) - PSpice Model
シミュレーション・モデル

SN74LV126A IBIS Model

SCEM127.ZIP (18 KB) - IBIS Model
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
SOIC (D) 14 Ultra Librarian
SOP (NS) 14 Ultra Librarian
SSOP (DB) 14 Ultra Librarian
TSSOP (PW) 14 Ultra Librarian
TVSOP (DGV) 14 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ