製品詳細

Technology Family LVC Supply voltage (Min) (V) 1.65 Supply voltage (Max) (V) 5.5 Number of channels (#) 1 Inputs per channel 2 IOL (Max) (mA) 32 IOH (Max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Partial power down (Ioff), Over-voltage tolerant inputs, Ultra high speed (tpd <5ns) Data rate (Max) (Mbps) 100 Rating Catalog Operating temperature range (C) -40 to 125, -40 to 85
Technology Family LVC Supply voltage (Min) (V) 1.65 Supply voltage (Max) (V) 5.5 Number of channels (#) 1 Inputs per channel 2 IOL (Max) (mA) 32 IOH (Max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Partial power down (Ioff), Over-voltage tolerant inputs, Ultra high speed (tpd <5ns) Data rate (Max) (Mbps) 100 Rating Catalog Operating temperature range (C) -40 to 125, -40 to 85
DSBGA (YZP) 5 2 mm² .928 x 1.428 SOT-23 (DBV) 5 5 mm² 2.9 x 1.6 SOT-5X3 (DRL) 5 2 mm² 1.65 x 1.2 SOT-SC70 (DCK) 5 4 mm² 2 x 2.1 USON (DRY) 6 1 mm² 1.5 x 1 X2SON (DPW) 5 1 mm² .8 x .8 X2SON (DSF) 6 1 mm² 1 x 1
  • Available in the Ultra-Small 0.64 mm2
    Package (DPW) with 0.5-mm Pitch
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5-V
  • Supports Down Translation to VCC
  • Max tpd of 3.6 ns at 3.3-V
  • Low Power Consumption, 10-µA Max ICC
  • ±24-mA Output Drive at 3.3-V
  • Ioff Supports Live Insertion, Partial-Power-Down
    Mode, and Back-Drive Protection
  • Latch-Up Performance Exceeds 100 mA Per
    JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)
  • Available in the Ultra-Small 0.64 mm2
    Package (DPW) with 0.5-mm Pitch
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5-V
  • Supports Down Translation to VCC
  • Max tpd of 3.6 ns at 3.3-V
  • Low Power Consumption, 10-µA Max ICC
  • ±24-mA Output Drive at 3.3-V
  • Ioff Supports Live Insertion, Partial-Power-Down
    Mode, and Back-Drive Protection
  • Latch-Up Performance Exceeds 100 mA Per
    JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

This single 2-input positive-OR gate is designed for 1.65-V to 5.5-V VCC operation.

The SN74LVC1G32 device performs the Boolean function Y = A + B or Y = A\ + B\ in positive logic.

The CMOS device has high output drive while maintaining low static power dissipation over a broad VCC operating range.

The SN74LVC1G32 device is available in a variety of packages, including the ultra-small DPW package with a body size of 0.8 × 0.8 mm.

This single 2-input positive-OR gate is designed for 1.65-V to 5.5-V VCC operation.

The SN74LVC1G32 device performs the Boolean function Y = A + B or Y = A\ + B\ in positive logic.

The CMOS device has high output drive while maintaining low static power dissipation over a broad VCC operating range.

The SN74LVC1G32 device is available in a variety of packages, including the ultra-small DPW package with a body size of 0.8 × 0.8 mm.

ダウンロード

技術資料

star = TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
31 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74LVC1G32 Single 2-Input Positive-OR Gate データシート (Rev. V) PDF | HTML 2016年 3月 22日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
アプリケーション・ノート Combine Fault Signals PDF | HTML 2021年 7月 16日
セレクション・ガイド Little Logic Guide 2014 (Rev. G) 2018年 7月 6日
アプリケーション・ノート Designing and Manufacturing with TI's X2SON Packages 2017年 8月 23日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート How to Select Little Logic (Rev. A) 2016年 7月 26日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新の英語版をダウンロード (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
その他の技術資料 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
ユーザー・ガイド Signal Switch Data Book (Rev. A) 2003年 11月 14日
アプリケーション・ノート Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
その他の技術資料 Logic Cross-Reference (Rev. A) 2003年 10月 7日
ユーザー・ガイド LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
その他の技術資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
アプリケーション・ノート 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
アプリケーション・ノート Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
その他の技術資料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
アプリケーション・ノート Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
アプリケーション・ノート Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
アプリケーション・ノート LVC Characterization Information 1996年 12月 1日
アプリケーション・ノート Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日
設計ガイド Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
アプリケーション・ノート Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

5-8-LOGIC-EVM — 5 ピンから 8 ピンの DCK、DCT、DCU、DRL、DBV の各パッケージをサポートする、汎用ロジックの EVM

Flexible EVM designed to support any device that has a DCK, DCT, DCU, DRL, or DBV package in a 5 to 8 pin count.
TI.com で取り扱いなし
シミュレーション・モデル

HSPICE Model for SN74LVC1G32 HSPICE Model for SN74LVC1G32

シミュレーション・モデル

SN74LVC1G32 IBIS Model (Rev. C) SN74LVC1G32 IBIS Model (Rev. C)

シミュレーション・モデル

SN74LVC1G32 Behavioral SPICE Model SN74LVC1G32 Behavioral SPICE Model

リファレンス・デザイン

TIDA-010065 — 高効率、電磁波の小さい絶縁型 DC/DC コンバータをベースとするアナログ入力モジュールのリファレンス・デザイン

このリファレンス・デザインは、絶縁型アンプ用の絶縁型電源を生成し、絶縁された電圧と電流を測定するための簡単なアーキテクチャです。5V 入力および構成可能な 5V/5.4V 出力 (低ドロップアウト・レギュレータ (LDO) のためのヘッドルーム) で動作する完全統合型強化絶縁 DC/DC コンバータにより、絶縁された電力を生成します。入力範囲が ±50mV である複数の絶縁型アンプは、複数のチャネル絶縁入力という形で構成済みであり、これらのアンプに接続した複数のシャントを使用して電流を測定します。入力範囲が ±250mV または ±12V (...)
リファレンス・デザイン

TIDA-010025 — 光入力エミュレーション・ゲート・ドライバ搭載、 200 ~ 480VAC ドライブ向け 3 相インバータのリファレンス・デザイン

このリファレンス・デザインは絶縁型 IGBT ゲート・ドライバと絶縁型電流/電圧センサを使用して、強化絶縁型 3 相インバータ・サブシステムを実現します。使用されている UCC23513 ゲート・ドライバは幅の広い 6 ピン・パッケージと光学 LED エミュレーション入力を採用しており、既存の光絶縁型ゲート・ドライバのピン互換品として使用できます。このリファレンス・デザインにより、光絶縁型ゲート・ドライバを駆動する既存のあらゆる構成を使用して UCC23513 の入力段を駆動できます。同相シャント抵抗ベースのモーター電流センシングには AMC1300B 絶縁型アンプと DC (...)
リファレンス・デザイン

TIDA-00366 — 電流 / 電圧 / 温度保護機能搭載、強化絶縁型 3 相インバータのリファレンス・デザイン

このリファレンス・デザインは、強化絶縁型ゲート・ドライバ UCC21530、強化絶縁型アンプの AMC1301 と AMC1311、および TMS320F28027 マイコンを使用して設計された、最大 10kW の定格である 3 相インバータを実現します。MCU の内部 ADC と接続した AMC1301 を使用してモータ電流を測定し、ブートストラップ電源を使用して IGBT ゲート・ドライバを駆動することで、システム・コストを低減しています。このインバータは、過負荷、短絡、グランド・フォルト、DC バス低電圧および過電圧、IGBT モジュール過熱に対する保護を備えています。
リファレンス・デザイン

TIDM-TM4C129CAMERA — ARM® Cortex®-M マイクロコントローラ (MCU) 向けカメラのリファレンス・デザイン

このリファレンス・デザインは、リモート監視のため、ネットワーク・カメラと QVGA ディスプレイ・パネルと組込み Web サーバーを実装しています。  Web サーバーのメモリ・フットプリントは 250KB で、追加のカスタム化を行う場合でも、TM4C129x マイコンで十分な量のメモリを利用できます。
リファレンス・デザイン

TIDEP0043 — Acontis EtherCAT マスター・スタック、リファレンス・デザイン

acontis EC-Master EtherCAT Master スタックは、移植性の高いソフトウェア・スタックで、各種組込みプラットフォームで使用できます。EC-Master は、高性能の TI Sitara MPU をサポートしており、洗練された EtherCAT Master ソリューションを実現します。この製品を利用して、EtherCAT 通信インターフェイス・ボード、EtherCAT ベースの PLC、またはモーション・コントロール・アプリケーションを実装できます。EC-Master (...)
リファレンス・デザイン

TIDA-01165 — IR フィルタ・アナログ・コントローラのリファレンス・デザイン

Reference design TIDA-01165 is an analog controller for IR Filters.  This design highlights the DRV8837C motor driver used to open and close an Infrared Filter when the module is exposed to high intensity sunlight.  The simplified layout is suited to cost-conscious applications while (...)
リファレンス・デザイン

TIDEP0054 — サブステーション・オートメーション向け並列冗長プロトコル(PRP)イーサネットのリファレンス・デザイン

このリファレンス・デザインは、スマート・グリッドの送配電ネットワークで使用するサブステーション・オートメーション機器を想定した、高信頼性で低レイテンシのネットワーク通信を提示します。このデザインは、PRU-ICSS (プログラマブル・リアルタイム・ユニット産業用通信サブシステム) を使用して、IEC 62439 規格で規定されている PRP (Parallel Redundancy Protocol、並列冗長性プロトコル) 仕様をサポートしています。このリファレンス・デザインは、FPGA (...)
リファレンス・デザイン

TIDEP0036 — 効率的な OPUS コーデック・ソリューションを実施する TMS320C6657 を使用したリファレンス・デザイン

The TIDEP0036 reference design provides an example of the ease of running TI optimized Opus encoder/decoder on the TMS320C6657 device. Since Opus supports a a wide range of bit rates, frame sizes and sampling rates, all with low delay, it has applicability for voice communications, networked audio (...)
パッケージ ピン数 ダウンロード
DSBGA (YZP) 5 オプションの表示
SC70 (DCK) 5 オプションの表示
SON (DRY) 6 オプションの表示
SON (DSF) 6 オプションの表示
SOT-23 (DBV) 5 オプションの表示
SOT-5X3 (DRL) 5 オプションの表示
X2SON (DPW) 5 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ