首頁 放大器 比較器
首頁
放大器
比較器

LMC6762

現行

具推拉式輸出的雙微功耗軌至軌輸入 CMOS 比較器

立即訂購
產品規格表

現在提供此產品的更新版本

open-in-new 比較替代產品
可直接投入的替代產品，相較於所比較的裝置，具備升級功能
TLV1812 現行 雙路微功耗高電壓比較器 Improved performance: wider supply voltage, lower offset voltage and faster speed

LMC6762

現行
產品規格表 立即訂購

產品詳細資料

Number of channels 2 Output type Push-Pull Propagation delay time (µs) 4 Vs (max) (V) 15 Vs (min) (V) 2.7 Rating Catalog Iq per channel (typ) (mA) 0.006 Vos (offset voltage at 25°C) (max) (mV) 5 Rail-to-rail In Operating temperature range (°C) -40 to 85 Input bias current (±) (max) (nA) 0.0004 VICR (max) (V) 15.2 VICR (min) (V) -0.2
Number of channels 2 Output type Push-Pull Propagation delay time (µs) 4 Vs (max) (V) 15 Vs (min) (V) 2.7 Rating Catalog Iq per channel (typ) (mA) 0.006 Vos (offset voltage at 25°C) (max) (mV) 5 Rail-to-rail In Operating temperature range (°C) -40 to 85 Input bias current (±) (max) (nA) 0.0004 VICR (max) (V) 15.2 VICR (min) (V) -0.2
SOIC (D) 8 29.4 mm² 4.9 x 6
  • (Typical Unless Otherwise Noted)
  • Low Power Consumption (Max): IS = 10µA
  • Wide Range of Supply Voltages: 2.7V to 15V
  • Rail-To-Rail Input Common Mode Voltage Range
  • Rail-To-Rail Output Swing (Within 100mV of the Supplies, @ V+ = 2.7V, and ILOAD = 2.5 mA)
  • Short Circuit Protection: 40 mA
  • Propagation Delay (@ V+ = 5V, 100mV Overdrive): 420ns
  • (Typical Unless Otherwise Noted)
  • Low Power Consumption (Max): IS = 10µA
  • Wide Range of Supply Voltages: 2.7V to 15V
  • Rail-To-Rail Input Common Mode Voltage Range
  • Rail-To-Rail Output Swing (Within 100mV of the Supplies, @ V+ = 2.7V, and ILOAD = 2.5 mA)
  • Short Circuit Protection: 40 mA
  • Propagation Delay (@ V+ = 5V, 100mV Overdrive): 420ns

The LMC6762 is an ultra low power dual comparator with a maximum supply current of 10 µA. It is designed to operate over a wide range of supply voltages, from 2.7V to 15V. The LMC6762 has ensured specifications at 2.7V to meet the demands of 3V digital systems.

The LMC6762 has an input common-mode voltage range which exceeds both supplies. This is a significant advantage in low-voltage applications. The LMC6762 also features a push-pull output that allows direct connections to logic devices without a pull-up resistor.

A quiescent power consumption of 50 µW (@ V+ = 5V) makes the LMC6762 ideal for applications in portable phones and hand-held electronics. The ultra-low supply current is also independent of power supply voltage. Ensured operation at 2.7V and a rail-to-rail performance makes this device ideal for battery-powered applications.

Refer to the LMC6772 datasheet for an open-drain version of this device.

The LMC6762 is an ultra low power dual comparator with a maximum supply current of 10 µA. It is designed to operate over a wide range of supply voltages, from 2.7V to 15V. The LMC6762 has ensured specifications at 2.7V to meet the demands of 3V digital systems.

The LMC6762 has an input common-mode voltage range which exceeds both supplies. This is a significant advantage in low-voltage applications. The LMC6762 also features a push-pull output that allows direct connections to logic devices without a pull-up resistor.

A quiescent power consumption of 50 µW (@ V+ = 5V) makes the LMC6762 ideal for applications in portable phones and hand-held electronics. The ultra-low supply current is also independent of power supply voltage. Ensured operation at 2.7V and a rail-to-rail performance makes this device ideal for battery-powered applications.

Refer to the LMC6772 datasheet for an open-drain version of this device.
filter 尋找其它 比較器
下載 觀看有字幕稿的影片 影片

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 3
類型 標題 日期
* Data sheet LMC6762 Dual MicroPower Rail-To-Rail Input CMOS Comparator with Push-Pull Output datasheet (Rev. E) PDF | HTML 2025年 11月 12日
E-book The Signal e-book: A compendium of blog posts on op amp design topics 2017年 3月 28日
More literature Die D/S LMC6762 MDA Dual Micro-Pwr Rail-Rail Input Cmos Compw/ Push-Pull Output 2012年 9月 28日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

AMP-PDK-EVM — 放大器性能開發套件評估模組

放大器性能開發套件 (PDK) 是一款評估模組 (EVM) 套件，可測試通用運算放大器 (op amp) 參數，並與大多數運算放大器和比較器相容。EVM 套件提供主板和多個插槽式子卡選項，可滿足封裝需求，使工程師能夠快速評估和驗證裝置性能。

AMP-PDK-EVM 套件支援五種最熱門的業界標準封裝，包括：

  • D (SOIC-8 和 SOIC-14)
  • PW (TSSOP-14)
  • DGK (VSSOP-8)
  • DBV (SOT23-5 和 SOT23-6)
  • DCK (SC70-5 和 SC70-6)
使用指南: PDF | HTML
View Options
模擬型號

LMC6762 PSPICE Model

SNOM174.ZIP (4 KB) - PSpice Model
下載
模擬工具

PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具

PSpice® for TI 是有助於評估類比電路功能的設計和模擬環境。這款全功能設計和模擬套件使用 Cadence® 的類比分析引擎。PSpice for TI 包括業界最大的模型庫之一，涵蓋我們的類比和電源產品組合，以及特定類比行為模型，且使用無需支付費用。

PSpice for TI 設計和模擬環境可讓您使用其內建函式庫來模擬複雜的混合訊號設計。在進行佈局和製造之前，建立完整的終端設備設計和解決方案原型，進而縮短上市時間並降低開發成本。 

在 PSpice for TI 設計與模擬工具中，您可以搜尋 TI (...)
要求
模擬工具

TINA-TI — 基於 SPICE 的類比模擬程式

TINA-TI provides all the conventional DC, transient and frequency domain analysis of SPICE and much more. TINA has extensive post-processing capability that allows you to format results the way you want them. Virtual instruments allow you to select input waveforms and probe circuit nodes voltages (...)
使用指南: PDF
View Options
參考設計

TIDA-01022 — 適用於 DSO、雷達和 5G 無線測試系統的靈活 3.2-GSPS 多通道 AFE 參考設計

此高速多通道資料擷取參考設計可實現最佳系統性能。系統設計師需考量如高速多通道時脈產生的時脈抖動和偏斜等重要設計參數，這會影響整體系統 SNR、SFDR、通道對通道偏斜和確定性延遲。此參考設計展示了使用 JESD204B 高速資料轉換器、高速放大器、高性能時脈和低雜訊電源解決方案的多通道 AFE 和時脈解決方案，以實現最佳系統性能
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01027 — 在 12.8 GSPS 資料採集系統中發揮最大效能的低雜訊電源供應參考設計

此參考設計展示了一款高效能、低雜訊的五軌電源設計，適用於超高速資料採集 (DAQ) 系統，支援超過 12.8 GSPS。電源供應 DC/DC 轉換器具備頻率同步與相位轉換功能，可將輸入電流漣波降至最低並控制頻率內容。採用高性能 HotRod™ 封裝技術，可將潛在的輻射電磁干擾 (EMI) 降至最低。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01028 — 適用於高速示波器和寬頻帶數位器的 12.8-GSPS 類比前端參考設計

此參考設計提供交錯式射頻取樣類比數位轉換器 (ADC) 的實際範例，以達到 12.8-GSPS 取樣率。這是透過兩個射頻取樣 ADC 的時間交錯而達成。交錯需要在 ADC 之間進行相位偏移，此參考設計利用 ADC12DJ3200 的無雜訊孔徑延遲調整（tAD 調整）功能來實現此目標。此功能也可用於將交錯式 ADC 的典型不匹配降到最低：將 SNR、ENOB 和 SFDR 性能最大化。此參考設計也具備支援 JESD204B 的低相位雜訊時脈樹。使用 LMX2594 寬頻 PLL 和 LMK04828 合成器和抖動消除器來執行實作。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-010128 — 適用於 12 位元數位器的可擴充 20.8 GSPS 參考設計

此參考設計說明採用時間交錯配置的射頻取樣類比數位轉換器 (ADC) 的 20.8GSPS 取樣系統。時間交錯法是一種經過實證的傳統提升取樣率方式，然而，匹配個別 ADC 偏移、增益與取樣時間不匹配是實現性能的關鍵。交錯的複雜性會隨著取樣時脈較高而增加。ADC 間的相位匹配是實現更佳 SFDR 和 ENOB 的關鍵規格之一。此參考設計使用 ADC12DJ5200RF 上的無雜訊孔徑延遲調整功能，並具備 19fs 精密相位控制步驟，可簡化 20.8GSPS 交錯之執行。此參考設計採用以 LMK04828 和 LMX2594 為基礎的板載低雜訊 JESD204B 時脈鐘產生器，符合 12 (...)
Design guide: PDF
電路圖: PDF
參考設計

TIDA-010122 — 適用於多通道射頻系統的參考設計同步數據轉換器 DDC 和 NCO 功能

此參考設計可解決與新興 5G 適配應用相關，例如大規模多輸入多輸出 (mMIMO)、相位陣列雷達與通訊酬載等應用相關的同步設計挑戰。一般 RF 前端包含天線、低雜訊放大器 (LNA)、混波器、類比網域中的本地振盪器 (LO) 及類比轉數位轉換器、數值控制振盪器 (NCO) 和數位降轉換器 (DDC)。為了達到整體系統同步化，這些數位區塊必須與系統時鐘同步。本參考設計採用 ADC12DJ3200 資料轉換器，透過同步處理晶片內建 NCO 與 SYNC ~ 並使用無雜訊孔徑延遲調整 (tAD 調整) 功能，在多個接收器之間達到小於 5-ps 的頻道間偏斜的效果，以進一步降低偏斜。此設計也具備搭載 (...)
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01442 — 採用 ADC12DJ3200 且適用於 L、S、C 和 X 波段的直接射頻取樣雷達接收器參考設計

此參考設計利用 ADC12DJ3200 評估模組 (EVM)，展示用於以 HF、VHF、UHF、L、S、C 和 X 波段的一部分操作雷達的直接射頻取樣接收器。類比轉數位轉換器 (ADC) 的廣泛類比輸入頻寬與高取樣率 (6.4 GSPS)，採用單或雙 ADC 提供多頻段範圍。ADC 的直接射頻取樣功能，可透過省去數個向下轉換階段減少零組件數量，進而降低整體系統複雜性。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-00431 — 採用 8 GHz DC 耦合差動放大器的射頻取樣 4 GSPS ADC 參考設計

Wideband radio frequency (RF) receivers allow greatly increased flexibility in radio designs. The wide instantaneous bandwidth allows flexible tuning without changing hardware and the ability to capture multiple channels at widely separated frequencies.

This reference design describes a wideband RF (...)

Design guide: PDF
電路圖: PDF
參考設計

TIDA-00826 — 50 Ohm 2 GHz 示波器前端參考設計

This reference design is part of an analog front-end for 50Ω-input oscilloscope application. System designers can readily use this evaluation platform to process input signals from DC to 2 GHz in both frequency-domain and time-domain applications.
Design guide: PDF
電路圖: PDF
封裝 針腳 CAD 符號、佔位空間與 3D 模型
SOIC (D) 8 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中持續性的可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片