JAJSWS1 June 2025 AFE10004-EP
ADVANCE INFORMATION
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
スタートアップ条件は、パワーオン リセット、RESET ピンのロジック Low、ソフトウェア リセット コマンド、I2C ゼネラル コール リセットのいずれかによって生成されます。起動時、すべての DAC が VSS クランプ モード (セクション 6.3.1.3 を参照) の場合、PA_ON ピンが Low にセットされ、すべてのスイッチがオフ状態になり、すべての DAC の入力データは 0x0000 に設定されます。
起動後、デバイスは自動的に EEPROM のロード シーケンスを開始し、CLAMP DAC のレジスタ上書きレジスタ値 (CLAMPxOW[12:0]) を含むユーザー メモリのレジスタを構成します。EEPROM のロード シーケンスが完了するまで、デバイスとの通信はディセーブルされます。
EEPROM のロード シーケンスが完了すると、DAC は VSS クランプ モードを解除します。出力スイッチは引き続きオフ状態に強制されるため、DAC0、OUT1、OUT2、DAC3 の各出力ピンは、CLAMP 上書きレジスタで設定された CLAMP 電圧 (CLAMP1: DAC0、OUT1、CLAMP2: OUT2、DAC3) で構成されています。
EEPROM が自律動作用に設定されている場合 (セクション 6.4.1 を参照)、デバイスは VSS 電源がワイド レンジ動作用に設定されているかどうか (VSSRANGE ビット)を確認します。その場合、デバイスは VSS 電源が有効な動作範囲に達するまで待機します。有効な電源電圧範囲が満たされると、デバイスは 2 回の温度センサ変換を開始します。2 回目の温度測定値は LUT に入力され、DAC[0:3] の入力データ レジスタには、LUT および ALU で生成されたデータがロードされます。
プログラム可能なタイマ (TMRCNT[1:0]) が実装されており、DAC 出力アンプが容量性負荷を十分に充電できるように時間を確保します。この期間中、DAC 出力アンプは強制的にスタートアップ電流モードに移行し、ソースおよびシンク能力が 12mA に制限されます。スタートアップ電流モードは、容量性負荷の充電中にデバイスが引き込む電源電流を制御します。タイマが満了すると、DAC 出力アンプはスタートアップ電流モードを終了し、DACILMT ビットによって選択された電流モードを想定します。次に、PA_ON ピンを High にセットし、スイッチの制御がユーザーの手に解放されます。
図 6-15 シーケンス フロー図