JAJA874A February   2025  – May 2025 AM2612 , AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1 , AM263P2 , AM263P2-Q1 , AM263P4 , AM263P4-Q1

 

  1.   1
  2.   概要
  3.   商標
  4. 1はじめに
  5. 2電源ネット チェック
    1. 2.1 AM26x の電源レールの適切な電圧レベルを確認します
    2. 2.2 最大電流負荷を検証：
    3. 2.3 AM26x のパワー シーケンシング
    4. 2.4 Am26x 電源トポロジのリファレンス デザイン
  6. 3デバイス ブート ステータス
    1. 3.1 AM26x SOP ピンのステータス
    2. 3.2 SOP ブート モード ラッチ タイミング
    3. 3.3 AM26x SOP ピン絶縁
  7. 4UART 出力を確認します
    1. 4.1 AM26x を UART ブート用に構成します
    2. 4.2 UART ブート検証用にホスト PC を構成します
  8. 5JTAG 接続を確認
    1. 5.1 AM26x を JTAG 用に構成
    2. 5.2 JTAG デバッグ用にホスト PC を構成します
    3. 5.3 JTAG 接続をテストします
    4. 5.4 AM26x R5F コアに接続します
  9. 6コード例のロードおよび実行
    1. 6.1 プロジェクトのインポート、ビルド、およびロード
  10. 7まとめ
  11. 8参考資料
  12. 9改訂履歴

2.1 AM26x の電源レールの適切な電圧レベルを確認します

目視検査が完了し、問題が特定されない場合、PCB の最初の電源オンの準備が整います。電源を投入した後、AM26x デバイスの各クリティカル電圧ネットを調査し、推奨動作条件の範囲内であることを確認する必要があります。これは、表 2-1 に示すとおりです。

表 2-1 AM26x パワー ネット - 推奨動作条件
パラメータ 説明 最小値 公称値 最大値 単位
VDD SOC VDD コア電源 R5F = 400MHz 1.140 1.200 1.260 V
R5F = 500MHz1 1.188 1.250 1.320 V
VDDAR12、VDDAR2、VDDAR3 SRAM アレイ電源 R5F = 400MHz 1.140 1.200 1.260 V
R5F = 500MHz1
VDDS18 基板経由で配線されたバイアス LDO からの 1.8V IO バイアス電源 1.710 1.800 1.890 V
VDDS33 3.3V IO 電源 3.135 3.300 3.465 V
VDDA18_OSC_PLL PLL の 1.8V アナログ電源。アナログ LDO 出力からボードを介して配線 1.710 1.800 1.890 V
VDDA33 アナログ 3.3V 電源 3.135 3.300 3.465 V
VDDA18 1.8V アナログ電源。1.8V アナログ LDO 出力からボードを介して配線 1.710 1.800 1.890 V
(1) 速度グレードが「O」の AM261x デバイスでは、コア周波数の設定に関係なく、1.25V の公称コア電圧が必要です
(2) AM263x および AM263Px のみ