JAJSOO8C June   2022  – October 2025 AM620-Q1 , AM623 , AM625 , AM625-Q1

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
    1. 3.1 機能ブロック図
  5. デバイスの比較
    1. 4.1 関連製品
  6. 端子構成および機能
    1. 5.1 ピン配置図
    2. 5.2 ピン属性
      1.      11
      2.      12
    3. 5.3 信号の説明
      1.      14
      2. 5.3.1  CPSW3G
        1. 5.3.1.1 メイン ドメイン
          1.        17
          2.        18
          3.        19
          4.        20
      3. 5.3.2  CPTS
        1. 5.3.2.1 メイン ドメイン
          1.        23
      4. 5.3.3  CSI-2
        1. 5.3.3.1 メイン ドメイン
          1.        26
      5. 5.3.4  DDRSS
        1. 5.3.4.1 メイン ドメイン
          1.        29
      6. 5.3.5  DSS
        1. 5.3.5.1 メイン ドメイン
          1.        32
      7. 5.3.6  ECAP
        1. 5.3.6.1 メイン ドメイン
          1.        35
          2.        36
          3.        37
      8. 5.3.7  エミュレーションおよびデバッグ
        1. 5.3.7.1 メイン ドメイン
          1.        40
        2. 5.3.7.2 MCU ドメイン
          1.        42
      9. 5.3.8  EPWM
        1. 5.3.8.1 メイン ドメイン
          1.        45
          2.        46
          3.        47
          4.        48
      10. 5.3.9  EQEP
        1. 5.3.9.1 メイン ドメイン
          1.        51
          2.        52
          3.        53
      11. 5.3.10 GPIO
        1. 5.3.10.1 メイン ドメイン
          1.        56
          2.        57
        2. 5.3.10.2 MCU ドメイン
          1.        59
      12. 5.3.11 GPMC
        1. 5.3.11.1 メイン ドメイン
          1.        62
      13. 5.3.12 I2C
        1. 5.3.12.1 メイン ドメイン
          1.        65
          2.        66
          3.        67
          4.        68
        2. 5.3.12.2 MCU ドメイン
          1.        70
        3. 5.3.12.3 WKUP ドメイン
          1.        72
      14. 5.3.13 MCAN
        1. 5.3.13.1 メイン ドメイン
          1.        75
        2. 5.3.13.2 MCU ドメイン
          1.        77
          2.        78
      15. 5.3.14 MCASP
        1. 5.3.14.1 メイン ドメイン
          1.        81
          2.        82
          3.        83
      16. 5.3.15 MCSPI
        1. 5.3.15.1 メイン ドメイン
          1.        86
          2.        87
          3.        88
        2. 5.3.15.2 MCU ドメイン
          1.        90
          2.        91
      17. 5.3.16 MDIO
        1. 5.3.16.1 メイン ドメイン
          1.        94
      18. 5.3.17 MMC
        1. 5.3.17.1 メイン ドメイン
          1.        97
          2.        98
          3.        99
      19. 5.3.18 OLDI
        1. 5.3.18.1 メイン ドメイン
          1.        102
      20. 5.3.19 OSPI
        1. 5.3.19.1 メイン ドメイン
          1.        105
      21. 5.3.20 電源
        1.       107
      22. 5.3.21 PRUSS
        1. 5.3.21.1 メイン ドメイン
          1.        110
          2.        111
      23. 5.3.22 予約済み
        1.       113
      24. 5.3.23 システム、その他
        1. 5.3.23.1 ブート モードの構成
          1. 5.3.23.1.1 メイン ドメイン
            1.         117
        2. 5.3.23.2 クロック
          1. 5.3.23.2.1 MCU ドメイン
            1.         120
          2. 5.3.23.2.2 WKUP ドメイン
            1.         122
        3. 5.3.23.3 システム
          1. 5.3.23.3.1 メイン ドメイン
            1.         125
          2. 5.3.23.3.2 MCU ドメイン
            1.         127
          3. 5.3.23.3.3 WKUP ドメイン
            1.         129
        4. 5.3.23.4 VMON
          1.        131
      25. 5.3.24 TIMER
        1. 5.3.24.1 メイン ドメイン
          1.        134
        2. 5.3.24.2 MCU ドメイン
          1.        136
        3. 5.3.24.3 WKUP ドメイン
          1.        138
      26. 5.3.25 UART
        1. 5.3.25.1 メイン ドメイン
          1.        141
          2.        142
          3.        143
          4.        144
          5.        145
          6.        146
          7.        147
        2. 5.3.25.2 MCU ドメイン
          1.        149
        3. 5.3.25.3 WKUP ドメイン
          1.        151
      27. 5.3.26 USB
        1. 5.3.26.1 メイン ドメイン
          1.        154
          2.        155
    4. 5.4 ピン接続要件
  7. 仕様
    1. 6.1  絶対最大定格
    2. 6.2  AEC-Q100 未認定デバイスの ESD 定格
    3. 6.3  AEC-Q100 認定デバイスの ESD レーティング
    4. 6.4  電源投入時間 (POH)
    5. 6.5  推奨動作条件
    6. 6.6  動作性能ポイント
    7. 6.7  消費電力の概略
    8. 6.8  電気的特性
      1. 6.8.1  I2C オープン ドレインおよびフェイルセーフ (I2C OD FS) の電気的特性
      2. 6.8.2  フェイルセーフ リセット (FS RESET) の電気的特性
      3. 6.8.3  高周波発振器 (HFOSC) の電気的特性
      4. 6.8.4  低周波数発振器 (LFXOSC) の電気的特性
      5. 6.8.5  SDIO の電気的特性
      6. 6.8.6  LVCMOS の電気的特性
      7. 6.8.7  OLDI LVDS (OLDI) の電気的特性
      8. 6.8.8  CSI-2 (D-PHY) の電気的特性
      9. 6.8.9  USB2PHY の電気的特性
      10. 6.8.10 DDR の電気的特性
    9. 6.9  ワンタイム プログラマブル (OTP) eFuse の VPP 仕様
      1. 6.9.1 OTP eFuse プログラミングの推奨動作条件
      2. 6.9.2 ハードウェア要件
      3. 6.9.3 プログラミング シーケンス
      4. 6.9.4 ハードウェア保証への影響
    10. 6.10 熱抵抗特性
      1. 6.10.1 ALW および AMC パッケージの熱抵抗特性
    11. 6.11 温度センサの特性
    12. 6.12 タイミングおよびスイッチング特性
      1. 6.12.1 タイミング パラメータおよび情報
      2. 6.12.2 電源要件
        1. 6.12.2.1 電源スルーレートの要件
        2. 6.12.2.2 電源シーケンス
          1. 6.12.2.2.1 パワーアップ シーケンシング
          2. 6.12.2.2.2 パワーダウン シーケンス
          3. 6.12.2.2.3 部分 IO 電源シーケンス
      3. 6.12.3 システムのタイミング
        1. 6.12.3.1 リセット タイミング
        2. 6.12.3.2 エラー信号タイミング
        3. 6.12.3.3 クロックのタイミング
      4. 6.12.4 クロック仕様
        1. 6.12.4.1 入力クロック / 発振器
          1. 6.12.4.1.1 MCU_OSC0 内部発振器クロック ソース
            1. 6.12.4.1.1.1 負荷容量
            2. 6.12.4.1.1.2 シャント容量
          2. 6.12.4.1.2 MCU_OSC0 LVCMOS デジタル クロック ソース
          3. 6.12.4.1.3 WKUP_LFOSC0 内部発振器クロック ソース
          4. 6.12.4.1.4 WKUP_LFOSC0 LVCMOS デジタル クロック ソース
          5. 6.12.4.1.5 WKUP_LFOSC0 を使用しない場合
        2. 6.12.4.2 出力クロック
        3. 6.12.4.3 PLL
        4. 6.12.4.4 クロックおよび制御信号の遷移に関する推奨システム上の注意事項
      5. 6.12.5 ペリフェラル
        1. 6.12.5.1  CPSW3G
          1. 6.12.5.1.1 CPSW3G MDIO のタイミング
          2. 6.12.5.1.2 CPSW3G RMII のタイミング
          3. 6.12.5.1.3 CPSW3G RGMII のタイミング
        2. 6.12.5.2  CPTS
        3. 6.12.5.3  CSI-2
        4. 6.12.5.4  DDRSS
        5. 6.12.5.5  DSS
        6. 6.12.5.6  ECAP
        7. 6.12.5.7  エミュレーションおよびデバッグ
          1. 6.12.5.7.1 トレース
          2. 6.12.5.7.2 JTAG
        8. 6.12.5.8  EPWM
        9. 6.12.5.9  EQEP
        10. 6.12.5.10 GPIO
        11. 6.12.5.11 GPMC
          1. 6.12.5.11.1 GPMC および NOR フラッシュ — 同期モード
          2. 6.12.5.11.2 GPMC および NOR フラッシュ — 非同期モード
          3. 6.12.5.11.3 GPMC および NAND フラッシュ — 非同期モード
        12. 6.12.5.12 I2C
        13. 6.12.5.13 MCAN
        14. 6.12.5.14 MCASP
        15. 6.12.5.15 MCSPI
          1. 6.12.5.15.1 MCSPI — コントローラ モード
          2. 6.12.5.15.2 MCSPI — ペリフェラル モード
        16. 6.12.5.16 MMCSD
          1. 6.12.5.16.1 MMC0 - eMMC/SD/ SDIO インターフェイス
            1. 6.12.5.16.1.1  レガシー SDR モード
            2. 6.12.5.16.1.2  高速 SDR モード
            3. 6.12.5.16.1.3  HS200 モード
            4. 6.12.5.16.1.4  デフォルト速度モード
            5. 6.12.5.16.1.5  高速モード
            6. 6.12.5.16.1.6  UHS–I SDR12 モード
            7. 6.12.5.16.1.7  UHS–I SDR25 モード
            8. 6.12.5.16.1.8  UHS–I SDR50 モード
            9. 6.12.5.16.1.9  UHS–I DDR50 モード
            10. 6.12.5.16.1.10 UHS–I SDR104 モード
          2. 6.12.5.16.2 MMC1/MMC2 - SD/SDIO インターフェイス
            1. 6.12.5.16.2.1 デフォルト速度モード
            2. 6.12.5.16.2.2 高速モード
            3. 6.12.5.16.2.3 UHS–I SDR12 モード
            4. 6.12.5.16.2.4 UHS–I SDR25 モード
            5. 6.12.5.16.2.5 UHS–I SDR50 モード
            6. 6.12.5.16.2.6 UHS–I DDR50 モード
            7. 6.12.5.16.2.7 UHS–I SDR104 モード
        17. 6.12.5.17 OLDI
          1. 6.12.5.17.1 OLDI0 のスイッチング特性
        18. 6.12.5.18 OSPI
          1. 6.12.5.18.1 OSPI0 PHY モード
            1. 6.12.5.18.1.1 PHY データ トレーニング付き OSPI0
            2. 6.12.5.18.1.2 データ トレーニングなし OSPI0
              1. 6.12.5.18.1.2.1 OSPI0 PHY SDR のタイミング
              2. 6.12.5.18.1.2.2 OSPI0 PHY DDR のタイミング
          2. 6.12.5.18.2 OSPI0 タップ モード
            1. 6.12.5.18.2.1 OSPI0 タップ SDR のタイミング
            2. 6.12.5.18.2.2 OSPI0 タップ DDR のタイミング
        19. 6.12.5.19 PRUSS
          1. 6.12.5.19.1 PRUSS プログラマブル リアルタイム ユニット (PRU)
            1. 6.12.5.19.1.1 PRUSS PRU 直接出力モードのタイミング
            2. 6.12.5.19.1.2 PRUSS PRU パラレル キャプチャ モードのタイミング
            3. 6.12.5.19.1.3 PRUSS PRU シフト モードのタイミング
          2. 6.12.5.19.2 PRUSS 産業用イーサネット ペリフェラル (IEP)
            1. 6.12.5.19.2.1 PRUSS IEP のタイミング
          3. 6.12.5.19.3 PRUSS UART (Universal Asynchronous Receiver Transmitter)
            1. 6.12.5.19.3.1 PRUSS UART のタイミング
          4. 6.12.5.19.4 PRUSS 拡張キャプチャ ペリフェラル (ECAP)
            1. 6.12.5.19.4.1 PRUSS ECAP のタイミング
        20. 6.12.5.20 タイマ
        21. 6.12.5.21 UART
        22. 6.12.5.22 USB
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 プロセッサ サブシステム
      1. 7.2.1 Arm Cortex-A53 サブシステム (A53SS)
      2. 7.2.2 デバイス / パワー マネージャ
      3. 7.2.3 ARM Cortex-M4F
    3. 7.3 アクセラレータとコプロセッサ
      1. 7.3.1 グラフィックス処理ユニット (GPU)
      2. 7.3.2 プログラマブル リアルタイム ユニット サブシステム (PRUSS)
    4. 7.4 その他のサブシステム
      1. 7.4.1 デュアル クロック コンパレータ (DCC)
      2. 7.4.2 データ移動サブシステム (DMSS:Data Movement Subsystem)
      3. 7.4.3 メモリの巡回冗長性検査(MCRC)
      4. 7.4.4 ペリフェラル DMA コントローラ (PDMA)
      5. 7.4.5 リアルタイム クロック (RTC)
    5. 7.5 ペリフェラル
      1. 7.5.1  ギガビット イーサネット スイッチ (CPSW3G)
      2. 7.5.2  カメラ シリアル インターフェイス レシーバ (CSI_RX_IF)
      3. 7.5.3  DDR サブシステム (DDRSS)
      4. 7.5.4  ディスプレイ サブシステム (DSS)
      5. 7.5.5  拡張キャプチャ (ECAP)
      6. 7.5.6  エラー特定モジュール (ELM)
      7. 7.5.7  拡張パルス幅変調 (EPWM)
      8. 7.5.8  エラー通知モジュール(ESM)
      9. 7.5.9  拡張直交エンコーダ パルス (eQEP)
      10. 7.5.10 汎用インターフェイス (GPIO)
      11. 7.5.11 汎用メモリ コントローラ (GPMC)
      12. 7.5.12 グローバル時間ベース カウンタ (GTC)
      13. 7.5.13 I2C (Inter-Integrated Circuit)
      14. 7.5.14 モジュラー・コントローラ・エリア・ネットワーク (MCAN)
      15. 7.5.15 マルチチャネル オーディオ シリアル ポート (MCASP)
      16. 7.5.16 マルチチャネル シリアル ペリフェラル インターフェイス (MCSPI)
      17. 7.5.17 マルチメディア カード セキュア デジタル (MMCSD)
      18. 7.5.18 オクタル シリアル ペリフェラル インターフェイス (OSPI)
      19. 7.5.19 タイマ
      20. 7.5.20 UART (ユニバーサル非同期レシーバ / トランスミッタ)
      21. 7.5.21 ユニバーサル シリアル バス サブシステム (USBSS)
  9. アプリケーション、実装、およびレイアウト
    1. 8.1 デバイスの接続およびレイアウトの基礎
      1. 8.1.1 電源
        1. 8.1.1.1 電源の設計
        2. 8.1.1.2 電源供給回路の実装ガイド
      2. 8.1.2 外部発振器
      3. 8.1.3 JTAG、EMU、およびトレース
      4. 8.1.4 未使用のピン
    2. 8.2 ペリフェラルおよびインターフェイス固有の設計情報
      1. 8.2.1 DDR 基板の設計およびレイアウトのガイドライン
      2. 8.2.2 OSPI/QSPI/SPI 基板の設計およびレイアウトのガイドライン
        1. 8.2.2.1 ループバックなし、内部 PHY ループバックおよび内部パッド ループバック
        2. 8.2.2.2 外部ボードのループバック
        3. 8.2.2.3 DQS (オクタル SPI デバイスでのみ使用可能)
      3. 8.2.3 USB VBUS 設計ガイドライン
      4. 8.2.4 システム電源監視設計ガイドライン
      5. 8.2.5 高速差動信号のルーティング ガイド
      6. 8.2.6 熱ソリューション ガイダンス
    3. 8.3 クロック配線のガイドライン
      1. 8.3.1 発振器の配線
  10. デバイスおよびドキュメントのサポート
    1. 9.1 デバイスの命名規則
      1. 9.1.1 標準パッケージの記号化
      2. 9.1.2 デバイスの命名規則
    2. 9.2 ツールとソフトウェア
    3. 9.3 ドキュメントのサポート
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 パッケージ情報

改訂履歴

Changes from June 15, 2023 to October 31, 2025 (from Revision B (JUNE 2023) to Revision C (OCTOBER 2025))

  • グローバル:産業用の機能安全への参照を削除Go
  • グローバル:10 個のタイミング セクションで導入文を更新。Go
  • (特長):メディアおよびデータ ストレージのマルチメディア カード / セキュア デジタルの箇条書き項目に「/SDIO」を追加Go
  • (特長):高速インターフェイスから「USB 経由のトレースをサポート」の箇条書き項目を削除Go
  • グローバル:「改訂履歴」セクションをドキュメントの末尾に移動Go
  • (概要):アプリケーションのリストを削除し、誤字を訂正Go
  • (概要):パッケージ オプションについて説明する文を削除Go
  • (パッケージ情報):AM625-Q1 および AM620-Q1 に、13mm×13mm の ALW パッケージ オプションを追加。Go
  • (デバイスの比較):デバイスで使用可能な外部汎用 I/O の総数を 170 から 168 に更新Go
  • (デバイスの比較):JTAG ユーザー ID レジスタの名前を更新Go
  • (デバイスの比較):汎用メモリ コントローラの説明で、「最大 1GB」を「最大 128MB まで」に変更Go
  • (デバイスの比較):ディスプレイ サブシステムの説明で、「LVDS」を「OLDI (LVDS)」に変更Go
  • (デバイスの比較):GTC のサポートを示す行を追加Go
  • (関連製品):設計完了用の製品リンクを追加しましたGo
  • (ALW FCCSP ピン配置図):図を底面図から上面図に変更Go
  • (AMC FCBGA ピン配置図):図を底面図から上面図に変更Go
  • (EPWM0 信号の説明):EHRPWM0_SYNCO の説明を更新Go
  • (MMC2 信号の説明):MMC2_SDCD 信号と MMC2_SDWP 信号に注 2 を追加Go
  • (電源信号の説明):CAP_VDDSx ピンに関連する表の注を更新し、容量ディレーティングの必要性を明確にするとともに、その他の接続オプションについて説明したGo
  • (電源信号の説明):複数の電源レールの説明を更新し、それらの機能を明確にしたGo
  • (MCU システム信号の説明):MCU_PORz 信号機能の説明を更新Go
  • (UART1 信号の説明):UART1_DCDn の説明を訂正Go
  • (ピン接続要件):MCU_I2C0 および WKUP_I2C0 ボールの接続要件の説明を更新し、GPIO 信号機能を選択する際に外部プルダウン抵抗を接続できることを明記Go
  • (接続要件):CSI0 ボールの接続要件の説明を更新し、4 つのレーンをすべて使用しない場合の接続性の予測を明確化Go
  • (ピン接続要件):VMON_3P3_SOC の接続要件を更新Go
  • (絶対最大定格):複数の電源レールの説明を更新し、それらの機能を明確にしたGo
  • (ESD 定格):AEC-Q100 認定済みデバイスの「ESD 定格」セクションに ALW コーナー ピンを追加Go
  • (推奨動作条件):複数の電源レールの説明を更新し、それらの機能を明確にしたGo
  • (I2C オープン ドレインおよびフェイルセーフの電気的特性):入力リーク電流パラメータに表の注を追加Go
  • (I2C オープン ドレインおよびフェイルセーフの電気的特性):入力リーク電流テスト条件を 2 行に分割Go
  • (フェイルセーフ リセットの電気的特性) 入力リーク電流パラメータに表の注を追加Go
  • (フェイルセーフ リセットの電気的特性) 入力リーク電流テスト条件を 2 行に分割Go
  • (高周波発振器の電気的特性):入力リーク電流パラメータに表の注を追加Go
  • (高周波発振器の電気的特性):入力リーク電流テスト条件を 2 行に分割Go
  • (低周波数発振器の電気的特性):入力リーク電流パラメータに表の注を追加Go
  • (低周波数発振器の電気的特性):入力リーク電流テスト条件を 2 行に分割Go
  • (SDIOの電気的特性) 入力リーク電流パラメータに表の注を追加Go
  • (SDIOの電気的特性) 入力リーク電流テスト条件を 2 行に分割Go
  • (SDIO の電気的特性):VIL/VILSS/VIH/VIHSS/VOL/VOH パラメータ値を定義するために使用される VDDSHV5 電源レール名 (該当する場合) を、汎用電源レール名 (VDD) を参照して変更し、関連する表の注を追加Go
  • (LVCMOS の電気的特性) 入力リーク電流パラメータに表の注を追加Go
  • (LVCMOS の電気的特性) 入力リーク電流テスト条件を 2 行に分割Go
  • (OTP eFuse プログラミングの推奨動作条件):VDD_CORE パラメータの説明から OPP NOM (BOOT) への参照を削除し、VPP スルーレートの説明を変更し、パワーアップにのみ適用されることを明確化Go
  • (ハードウェア保証への影響):段落の「その結果、TI には……」の文を更新/変更Go
  • (熱抵抗特性):注を追加Go
  • (ALW および AMC パッケージの熱抵抗特性):AEC-Q100 認定されていない ALW パッケージの熱パラメータ値を更新し、AEC-Q100 認定済みの ALW パッケージの熱パラメータ値を追加Go
  • (温度センサの特性):ダイ温度センサの特性に関する電圧および温度モジュール (VTM) を規定する荒らしいセクションを追加Go
  • (パワーアップ シーケンシング):新しいパワーアップ シーケンスを開始する前に電源レールが 300mV を下回るまで減衰させる必要があることを明確にするための注を追加Go
  • (パワーアップ シーケンシング):「パワーアップ シーケンス - 電源 / 信号の割り当て」表で、不足していた VDDA_1P8_OLDI0 電源レールを波形 C に追加Go
  • (パワーダウン シーケンス):新しいパワーアップ シーケンスを開始する前に電源レールが 300mV を下回るまで減衰させる必要があることを明確にするための注を追加Go
  • (パワーダウン シーケンス):「パワーダウン シーケンス - 電源 / 信号の割り当て」表で、不足していた VDDA_1P8_OLDI0 電源レールを波形 C に追加Go
  • (パワーダウン シーケンス - 電源 / 信号の割り当て):表の注 4 の「VDDSHV_CANUART」を「VDD_CANUART」に変更Go
  • (パワーダウン シーケンス):本デバイスのパワー マネージメント ソリューションがターンオフになっている間も、システム電源がターンオンされたまま維持される使用事例を説明するため、「パワーダウン シーケンス」の図を更新。また、最後のコア電源レールがランプダウン (下降) するまで、IO 電源レールのランプダウンを延長できる選択肢も追加。電源がターンオフ シーケンスを開始する前に、MCU_PORz をアサート可能。Go
  • (リセットのタイミング条件):VDD = 1.8V と VDD = 3.3V の入力スルーレートの最小値を変更 (元の値が交換されました。)Go
  • (BOOTMODE のタイミング要件):RST23 および RST24 パラメータの説明を更新。Go
  • (入力クロック / 発振器):VOUT0_EXTPCLKIN を追加Go
  • (MCU_OSC0 LVCMOS デジタル クロック ソース):追加の注と、MCU_OSC0 LVCMOS デジタル クロック ソース要件の新しい表を追加Go
  • (WKUP_LFOSC0 水晶振動子の電気的特性):水晶振動子の周波数安定性および許容誤差の最大値を規定する新しいパラメータを追加。Go
  • (PLL):TRM で使用される番号参照が含まれるように PLL 名を更新Go
  • (CPSW3G MDIO のタイミング):最小セットアップ時間の値 (パラメータ MDIO1) を「90」から「45」に変更。また、最小および最大出力遅延時間の値 (パラメータ MDIO7) をそれぞれ「-150」および「150」から「-10」および「10」に変更Go
  • (CPSW3G MDIO のタイミング条件):伝搬遅延および伝搬遅延ミスマッチのタイミング パラメータを追加しましたGo
  • (CPSW3G RMII のタイミング条件):両方の動作電圧での最大入力スルーレートを変更Go
  • (CPSW3G RGMII のタイミング条件):1.8V 動作時のスルーレートを緩和できるように、入力スルーレート パラメータに動作電圧条件を追加Go
  • (CPTS):タイミング表の下にあるテクニカル リファレンス マニュアル セクションの参照名を更新。Go
  • (CSI-2):ポート インスタンス名の関係を説明するコメントを注記に追加し、最初の段落を削除 (タイミングおよびスイッチング特性に関する情報が何も含まれていなかったため)Go
  • (ECAP – タイミング要件およびスイッチング特性):表の注 1 のクロック ソースを更新Go
  • (EPWM – タイミング要件およびスイッチング特性):表の注 1 のクロック ソースを更新Go
  • (EQEP – タイミング要件):表の注 1 のクロック ソースを更新Go
  • (GPIO のタイミング条件):動作電圧の最小値の緩和を含むように入力スルーレート パラメータを更新し、3.3V 動作の I2C OD FS バッファ タイプの最大値の誤字を訂正。I2C OD FS バッファの「電気的特性」表に規定された最大値 (8E+7) と等価であるように、以前の最大値 (0.8V/ns) は 0.08V/ns であるべきでした。Go
  • (GPIO のタイミング要件):「GPIO タイミング条件」表の「モード」列の電圧条件を削除し、入力スルーレートの最小値の低減に合わせて最小値を変更Go
  • (GPMC および NOR フラッシュのタイミング要件 — 同期モード):GPMC_FCLK=100MHz の列に対応するタイミング値および、GPMC_FCLK=133MHz における not_div_by_1_mode の関連タイミング値を削除しました。また、複数のパラメータ記述を簡略化しました。さらに、GPMC_FCLK の選択に関するレジスタ設定を説明した注記と、div_by_1_mode のレジスタ設定を説明した注記の2つの表注も削除しましたGo
  • (GPMC および NOR フラッシュのスイッチング特性 - 同期モード):GPMC_FCLK=100MHz の列に対応するタイミング値および、GPMC_FCLK=133MHz における not_div_by_1_mode の関連タイミング値を削除しました。また、複数のパラメータ記述を簡略化しました。パラメータ F3 および F11 内のタイミング変数を「D」に変更しました。F15 および F17 パラメータから「J」タイミング変数を削除しました。テーブル注記を更新しましたGo
  • (GPMC および NOR フラッシュのタイミング要件 – 非同期モード):div_by_1_mode のレジスタ構成を説明していた MODE 列と表の注を削除。パラメータ FA21 の正しい表の注を追加Go
  • (GPMC および NOR フラッシュのスイッチング特性 – 非同期モード):MODE の列と冗長行を削除。div_by_1_mode のレジスタ構成について説明した表の注も削除Go
  • (GPMC および NAND フラッシュのタイミング要件 – 非同期モード):div_by_1_mode のレジスタ構成を説明していた MODE 列と表の注を削除Go
  • (GPMC および NAND フラッシュのスイッチング特性 – 非同期モード):div_by_1_mode のレジスタ構成を説明していた MODE 列と表の注を削除。タイミング変数 B、C、D、E、F、G、H、I、K、L、M に表の注と関連する参照リンクを追加Go
  • (I2C):スルーレートの最大値を 0.8V/ns から 0.08V/ns に変更し、1.8V 動作には例外が適用できないことを明確化するため、「3.3V 動作時の」を追加Go
  • (I2C):サポートされている速度と例外の説明を変更し、I2C ポートインスタンスではなく IO バッファタイプに基づいて編成されていますGo
  • (MCAN):タイミング表の下にある TRM セクションの参照名を更新。Go
  • (MCASP):有効なピンの組み合わせに関連するタイミング制限について説明する IOSET の注を変更Go
  • (MCSPI):有効なピンの組み合わせに関連するタイミング制限について説明する、IOSET の注を変更Go
  • (MCSPI のスイッチング特性 - コントローラ モード):以前の表にあった注 2 および 3 を、新しい表の注 2、3、4、5 に置き換えGo
  • (MMC0 - eMMC/SD/ SDIO インターフェイス):デフォルトの速度、高速、UHS-I SDR12、UHS-I SDR25 モードは組み込み SDIO デバイスへの接続にのみ使用可能であることを明確化し、UHS-I SDR50、UHS-I DDR50、UHS-I SDR104 モードを削除Go
  • (すべてのタイミング モードに対する MMC0 DLL 遅延マッピング):レジスタ名を変更、レガシー SDR、高速 SDR、デフォルト速度、および高速モードの OTAPDLYENA および OTAPDLYSEL の値を変更し、このレジスタ ビット フィールドは機能を提供しないため、CLKBUFSEL 列を削除Go
  • (HS200 モード):MMC0 タイミング要件を追加Go
  • (すべてのタイミング モードに対する MMC1/MMC2 DLL 遅延マッピング):レジスタ名を変更し、デフォルトの速度および高速モードで OTAPDLYENA および OTAPDLYSEL の値を変更Go
  • (すべてのタイミング モードに対する MMC1/MMC2 DLL 遅延マッピング):このレジスタ ビット フィールドはいかなる機能ももたらさないため、CLKBUFSEL 列を削除Go
  • (OLDI0 のスイッチング特性):パラメータ OLDI5 から OLDI11 までの式を変更Go
  • (PHY データ トレーニング用の OSPI0 DLL 遅延マッピング):「PHY_MASTER_PHASE_DETECT_SELECTOR_FLD」レジスタ ビット フィールドに遅延値を追加Go
  • (OSPI0 のタイミング要件 – PHY データ トレーニング):3 つの新しいタイミング パラメータを追加。外部ボード ループバックを使用した SRD に関連するタイミング パラメータが 2 つ。各モードの最小入力データ有効ウィンドウを定義するタイミング パラメータが 1 つ。また、新しいデータ有効ウィンドウ パラメータの目的を明確にするために注 1 を更新。Go
  • (OSPI0 のタイミング要件 – PHY データ トレーニング、外部ボード ループバック付き SDR):外部ボード ループバック付き SDR の新しいタイミング要件図を追加。Go
  • (OSPI のスイッチング特性 – PHY データ トレーニング):7 つの新しいタイミング パラメータを追加。外部ボード ループバックを使用した SRD に関連するタイミング パラメータが 6 つ。各モードの最大出力データ有効ウィンドウを定義するタイミング パラメータが 1 つ。Go
  • (OSPI のスイッチング特性 – PHY データ トレーニング):タイミング パラメータ O5 および O11 に関連する式を訂正。Go
  • (OSPI0 のスイッチング特性 - PHY SDR データ トレーニング):外部ボード ループバック付き SDR の新しいスイッチング特性図を追加。Go
  • (OSPI0 の DLL 遅延マッピング – PHY SDR タイミング モード):「PHY_MASTER_PHASE_DETECT_SELECTOR_FLD」レジスタ ビット フィールドに遅延値を追加Go
  • (OSPI0 のスイッチング特性 – PHY SDR モード):タイミング パラメータ O10 および O11 に関連する式を訂正。Go
  • (OSPI0 の DLL 遅延マッピング – PHY DDR タイミング モード):「PHY_MASTER_PHASE_DETECT_SELECTOR_FLD」レジスタ ビット フィールドに遅延値を追加Go
  • (OSPI0 のスイッチング特性 – PHY DDR モード):タイミング パラメータ O4 および O5 に関連する式を訂正。Go
  • (概要):アプリケーション一覧を削除し、誤記を修正しましたGo
  • (概要):パッケージ オプションを説明していた文を削除しましたGo
  • (詳細説明 - A53SS):デバイスでサポートされる A53SS 機能に関する説明を追加。Go
  • (詳細説明 – DMSS):データシートの他のセクションの構造とフォーマットの整合性を確保するため、テクニカル リファレンス マニュアルへの参照を追加。Go
  • (詳細説明 – PDMA):デバイスでサポートされる PDMA 機能に関する説明を追加Go
  • (詳細説明 - CPSW3G):デバイスでサポートされる CPSW3G 機能に関する説明を追加。Go
  • (詳細説明 – DDRSS):デバイスでサポートされる DDRSS 機能に関する説明を追加。Go
  • (詳細説明 – ECAP):デバイスでサポートされる ECAP 機能に関する説明を追加。Go
  • (詳細説明 – ELM):デバイスでサポートされる ELM 機能に関する説明を追加。Go
  • (詳細説明 – EPWM):デバイスでサポートされる EPWM 機能に関する説明を追加。Go
  • (詳細説明 – EQEP):デバイスでサポートされる EQEP 機能に関する説明を追加Go
  • (詳細説明 – GPIO):デバイスでサポートされる GPIO 機能に関する説明を追加。Go
  • (詳細説明 – GTC):デバイスでサポートされる GTC 機能に関する説明を追加Go
  • (詳細説明 - I2C):最初の文を更新し、データシート内の他のセクションの構造および書式との一貫性を確保するとともに、I/O バッファの参照を更新Go
  • (詳細説明 – MCAN):デバイスでサポートされる MCAN 機能に関する説明を追加。Go
  • (詳細説明 – McASP):ドキュメント内の他のセクションの構造とフォーマットとの整合性を確保するため、最初の文を削除Go
  • (詳細説明 – MCSPI):デバイスでサポートされる MCSPI 機能に関する説明を追加Go
  • (詳細説明 – MMCSD):デバイスでサポートされる MMCSD 機能に関する説明を追加。Go
  • (詳細説明 - OSPI) :デバイスでサポートされる OSPI 機能に関する説明を追加。Go
  • (詳細説明 – タイマ):デバイスでサポートされるタイマ機能についての説明を追加Go
  • (詳細説明 – UART):デバイスでサポートされる UART 機能に関する説明を追加Go
  • (詳細説明 – USBSS):デバイスでサポートされる USBSS 機能についての説明を追加Go
  • (USB VBUS 設計ガイドライン):3.5kΩ は 1% 抵抗の標準値ではないため、3.5kΩ 抵抗の値を 3.48kΩ に変更Go
  • (クロック配線のガイドライン):新しいセクションを追加Go
  • (デバイスの命名規則):デバイス リビジョン B を追加Go
  • (ツールとソフトウェア):SysConfig の機能に関する説明を追加Go