JAJSQP4A February   2024  – November 2025 ADS1288

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件：1.65V ≤ IOVDD ≤ 1.95V および 2.7V ≤ IOVDD ≤ 3.6V
    7. 5.7 スイッチング特性: 1.65V ≤ IOVDD ≤ 1.95V および 2.7V ≤ IOVDD ≤ 3.6V
    8. 5.8 タイミング図
    9. 5.9 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 ノイズ性能
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 アナログ入力
      2. 7.3.2 PGA およびバッファ
        1. 7.3.2.1 プログラマブル ゲイン アンプ (PGA)
        2. 7.3.2.2 バッファ動作 (PGA バイパス)
      3. 7.3.3 電圧リファレンス入力
      4. 7.3.4 IOVDD の電源
      5. 7.3.5 変調器
        1. 7.3.5.1 変調器のオーバードライブ
      6. 7.3.6 デジタル フィルタ
        1. 7.3.6.1 Sinc フィルタ セクション
        2. 7.3.6.2 FIR フィルタ セクション
        3. 7.3.6.3 グループ遅延とステップ応答
          1. 7.3.6.3.1 線形位相応答
          2. 7.3.6.3.2 最小位相応答
        4. 7.3.6.4 HPF ステージ
      7. 7.3.7 クロック入力
      8. 7.3.8 GPIO
    4. 7.4 デバイスの機能モード
      1. 7.4.1 パワーダウン モード
      2. 7.4.2 リセット
      3. 7.4.3 同期
        1. 7.4.3.1 パルス同期モード
        2. 7.4.3.2 連続同期モード
      4. 7.4.4 サンプル レート コンバータ
      5. 7.4.5 オフセットおよびゲインの較正
        1. 7.4.5.1 OFFSET レジスタ
        2. 7.4.5.2 GAIN レジスタ
        3. 7.4.5.3 較正手順
    5. 7.5 プログラミング
      1. 7.5.1 シリアル インターフェイス
        1. 7.5.1.1 チップ セレクト (CS)
        2. 7.5.1.2 シリアル クロック (SCLK)
        3. 7.5.1.3 データ入力 (DIN)
        4. 7.5.1.4 データ出力 (DOUT)
        5. 7.5.1.5 データ準備完了 (DRDY)
      2. 7.5.2 変換データの形式
      3. 7.5.3 コマンド
        1. 7.5.3.1  シングル バイトのコマンド
        2. 7.5.3.2  ウェークアップ：ウェーク コマンド
        3. 7.5.3.3  STANDBY：ソフトウェア パワーダウン コマンド
        4. 7.5.3.4  SYNC：同期コマンド
        5. 7.5.3.5  RESET：リセット コマンド
        6. 7.5.3.6  データの直接読み取り
        7. 7.5.3.7  RDATA：変換データ読み取りコマンド
        8. 7.5.3.8  RREG：レジスタ読み取りコマンド
        9. 7.5.3.9  WREG：レジスタ書き込みコマンド
        10. 7.5.3.10 OFSCAL：オフセット較正コマンド
        11. 7.5.3.11 GANCAL：ゲイン較正コマンド
  9. 8 レジスタ マップ
    1. 8.1 レジスタの説明
      1. 8.1.1 ID/SYNC：デバイス ID、同期レジスタ (アドレス = 00h) [リセット = xxxx0010b]
      2. 8.1.2 CONFIG0：構成レジスタ (アドレス = 01h) [リセット = 92h]
      3. 8.1.3 CONFIG1：構成レジスタ 1 (アドレス = 02h) [リセット = 10h]
      4. 8.1.4 HPF0、HPF1：ハイパス フィルタ レジスタ (アドレス = 03h、04h) [リセット = 32h、03h]
      5. 8.1.5 OFFSET0、OFFSET1、OFFSET2：オフセット較正レジスタ (アドレス = 05h、06h、07h) [リセット = 00h、00h、00h]
      6. 8.1.6 GAIN0、GAIN1、GAIN2：ゲイン較正レジスタ (アドレス = 08h、09h、0Ah) [ リセット = 00h、00h、40h]
      7. 8.1.7 GPIO：デジタル入力 / 出力バレジスタ (アドレス = 0Bh) [リセット = 000xx000b]
      8. 8.1.8 SRC0、SRC1：サンプル レート コンバータ レジスタ (アドレス = 0Ch、0Dh) [リセット = 00h、80h]
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
      1. 9.3.1 アナログ電源
      2. 9.3.2 デジタル電源
      3. 9.3.3 グランド
      4. 9.3.4 サーマル パッド
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 サポート・リソース
    3. 10.3 商標
    4. 10.4 静電気放電に関する注意事項
    5. 10.5 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

7.3.1 アナログ入力

図 7-1 に、アナログ入力回路と入力マルチプレクサを示します。

ADS1288 アナログ入力およびマルチプレクサ図 7-1 アナログ入力およびマルチプレクサ

静電放電 (ESD) ダイオードは、デバイスの製造工程や、ESD 管理された環境でプリント基板 (PCB) を組み立てる際に発生する ESD 事象から ADC 入力を保護するために組み込まれています。システム レベルで保護するためには、ESD にさらされる入力を保護できる外付けの ESD 保護デバイスを使用することを検討してください。

入力が AVSS - 0.3V より下か、AVDD1 + 0.3V より上に駆動されると、保護ダイオードが導通することがあります。このような条件が起きる可能性がある場合は、外付けのクランプ ダイオード、直列抵抗、または両方を使用して、入力電流を指定の最大値に制限します。未使用の入力チャネルに過大入力を加えると、使用中の入力チャネルの変換結果に影響を及ぼすことがあります。チャネル間のクロストークを防ぐために、ショットキー ダイオードを使用して過大入力電圧をクランプします。

ADC には 2 つの差動入力チャネルが組み込まれています。マルチプレクサは、測定のために 2 つの差動入力から選択します。ノイズとオフセットを測定するためのテスト モードも、マルチプレクサによって提供されます。短絡入力のテスト構成は、800Ω のジオフォンで発生する熱雑音を模擬するために、400Ω の抵抗を使用する場合と使用しない場合のどちらも利用できます。表 7-1に、マルチプレクサの構成を示します。

表 7-1 入力マルチプレクサ モード
MUX[2:0] のビットスイッチ説明
000S1、S5入力 AIN1P、AIN1N 接続。
001S2、S6入力 AIN2P、AIN2N 接続。
010S3、S4オフセットおよびノイズ テスト用 400Ω 入力短絡テスト モード。
011S1、S5、S2、S6相互接続テスト モード。入力 AIN1P、AIN2P および AIN2P、AIN2N が接続。
100—予約済み
101S3、S4、S7オフセットおよびノイズ テスト用、0Ω 入力短絡テスト モード。

ジオフォンの THD 性能をテストするには、直列抵抗を介してテスト チャネルにテスト信号を印加します。直列抵抗は、通常ジオフォンのインピーダンス値の半分が使用されます。相互接続テスト モードのマルチプレクサを選択します(MUX[2:0] = 011b)。相互接続モードでは、テスト信号がジオホン入力にクロスフィードされます。

ジオフォン THD テスト性能は、マルチプレクサの非線形オン抵抗 (RSW) の影響を受ける可能性があります。図 7-2に、ジオホン THD テストの入力マルチプレクサ抵抗のモデルを示します。図 7-3に、THD ジオフォン抵抗をシミュレートするために使用されるテスト抵抗 (RLOAD) との関係を示します。小振幅のテスト信号(VIN = 0.221V など)では、ジオフォン抵抗が 500Ω 未満の場合、THD 性能の劣化が少なくなります。

ADS1288 THD と RLOAD との関係のテスト回路図 7-2 THD と RLOAD との関係のテスト回路
ADS1288 THD 性能と RLOAD との関係図 7-3 THD 性能と RLOAD との関係