JAJU510J March   2018  – February 2025 TMS320F28P550SG , TMS320F28P550SJ , TMS320F28P559SG-Q1 , TMS320F28P559SJ-Q1

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1  UCC21710
      2. 2.2.2  UCC5350
      3. 2.2.3  TMS320F28379D
      4. 2.2.4  AMC3306M05
      5. 2.2.5  OPA4388
      6. 2.2.6  TMCS1123
      7. 2.2.7  AMC0330R
      8. 2.2.8  AMC0381D
      9. 2.2.9  UCC14341
      10. 2.2.10 UCC33421
    3. 2.3 システム設計理論
      1. 2.3.1 3 相 T タイプ インバータ
        1. 2.3.1.1 アーキテクチャの概要
        2. 2.3.1.2 LCL フィルタの設計
        3. 2.3.1.3 インダクタの設計
        4. 2.3.1.4 SiC MOSFET の選択
        5. 2.3.1.5 損失の推定
      2. 2.3.2 電圧検出
      3. 2.3.3 電流検出
      4. 2.3.4 システムの補助電源
      5. 2.3.5 ゲート ドライバ
        1. 2.3.5.1 1200V の SiC MOSFET
        2. 2.3.5.2 650V の SiC MOSFET
        3. 2.3.5.3 ゲート ドライバのバイアス電源
      6. 2.3.6 制御設計
        1. 2.3.6.1 電流ループの設計
        2. 2.3.6.2 PFC の DC バス電圧レギュレーション ループの設計
  9. 3ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 3.1 必要なハードウェアとソフトウェア
      1. 3.1.1 ハードウェア
        1. 3.1.1.1 必要なテスト ハードウェア
        2. 3.1.1.2 設計に使用されているマイクロコントローラ リソース (TMS320F28379D)
        3. 3.1.1.3 F28377D、F28379D 制御カードの設定
        4. 3.1.1.4 設計に使用されているマイクロコントローラ リソース (TMS320F280039C)
      2. 3.1.2 ソフトウェア
        1. 3.1.2.1 ファームウェアの概要
          1. 3.1.2.1.1 CCS プロジェクトを開く
          2. 3.1.2.1.2 デジタル電源 SDK のソフトウェア アーキテクチャ
          3. 3.1.2.1.3 割り込みとラボの構造
          4. 3.1.2.1.4 ファームウェアのビルド、ロード、デバッグ
          5. 3.1.2.1.5 CPU ローディング
        2. 3.1.2.2 保護方式
        3. 3.1.2.3 PWM スイッチング方式
        4. 3.1.2.4 ADC ローディング
    2. 3.2 テストと結果
      1. 3.2.1 ラボ 1
      2. 3.2.2 インバータ動作のテスト
        1. 3.2.2.1 ラボ 2
        2. 3.2.2.2 ラボ 3
        3. 3.2.2.3 ラボ 4
      3. 3.2.3 PFC 動作のテスト
        1. 3.2.3.1 ラボ 5
        2. 3.2.3.2 ラボ 6
        3. 3.2.3.3 ラボ 7
      4. 3.2.4 効率に関するテストのセットアップ
      5. 3.2.5 テスト結果
        1. 3.2.5.1 PFC モード
          1. 3.2.5.1.1 PFC スタートアップ - 230VRMS、400VL-L AC 電圧
          2. 3.2.5.1.2 定常状態の結果 - PFC モード
          3. 3.2.5.1.3 効率、THD、力率の結果 (60Hz) – PFCモード
          4. 3.2.5.1.4 ステップ負荷変動による過渡応答テスト
        2. 3.2.5.2 インバータ モード
  10. 4デザイン ファイル
    1. 4.1 回路図
    2. 4.2 部品表 (BOM)
    3. 4.3 PCB レイアウトに関する推奨事項
      1. 4.3.1 レイアウト プリント
    4. 4.4 Altium プロジェクト
    5. 4.5 ガーバー ファイル
    6. 4.6 アセンブリの図面
  11. 5商標
  12. 6著者について
  13. 7改訂履歴

2.3.1.2 LCL フィルタの設計

送電網に電力を伝送するシステムは、高調波成分に関する特定の出力仕様を満たす必要があります。最新の太陽光発電インバータのような電圧ソース システムでは通常、高次 LCL フィルタによって十分な高調波減衰が実現されるだけでなく、単純なフィルタ設計よりも設計全体のサイズを小さくできます。ただし、高次であることから、設計では注意して共振を制御する必要があります。図 2-24 に、代表的な LCL フィルタを示します。

TIDA-01606 LCL フィルタのアーキテクチャ図 2-24 LCL フィルタのアーキテクチャ

このリファレンス デザインのように SiC MOSFET を使用する主な利点の 1 つは、従来の Si ベースのスイッチング素子と比較して、電力段のスイッチング周波数を大幅に高くできることです。スイッチング周波数を高くすると、インバータの出力フィルタの共振設計に直接影響するため、これを考慮する必要があります。このスイッチ周波数を中心にフィルタが正しく設計されていることを確認するため、この設計では既知の数学モデルを使用します。

主な部品はインバータ インダクタ (Linv) で、式 28 を使用して求めることができます。

式 1. TIDA-01606

ここで、

  • fSW は、PWM スイッチング周波数です
  • Igrid_rated は、送電網の RMS 電流定格です
  • % ripple は、定格グリッド電流のリップル電流パーセンテージです

1 次側の EMI フィルタ コンデンサ Cf のサイズは、式 2 で決定されます。

式 2. 1 L i n v × ( 2 π × f S W ) 2 < < C f < % × Q r a t e d 2 π × f g r i d × V g r i d 2

ここで、

  • % Qrated は、Cf コンデンサを制限するための定格無効電力のパーセンテージです
  • Fgrid は、送電網の電気周波数です
  • Vgrid は、送電網の相電圧です

式 3 に計算例を示します。

式 3. 1 130 μ F × ( 2 π × 90 k H z ) 2 < < C f < 5 % × 11 k V A 3 2 π × 60 H z × 230 V 2 24 n F   < < C f <   9 . 2 μ F

E7 では、Cf に 4.7µF を選択しました。これは、カットオフ周波数の約 6.4kHz に相当します。