JAJU510J March   2018  – February 2025 TMS320F28P550SG , TMS320F28P550SJ , TMS320F28P559SG-Q1 , TMS320F28P559SJ-Q1

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1  UCC21710
      2. 2.2.2  UCC5350
      3. 2.2.3  TMS320F28379D
      4. 2.2.4  AMC3306M05
      5. 2.2.5  OPA4388
      6. 2.2.6  TMCS1123
      7. 2.2.7  AMC0330R
      8. 2.2.8  AMC0381D
      9. 2.2.9  UCC14341
      10. 2.2.10 UCC33421
    3. 2.3 システム設計理論
      1. 2.3.1 3 相 T タイプ インバータ
        1. 2.3.1.1 アーキテクチャの概要
        2. 2.3.1.2 LCL フィルタの設計
        3. 2.3.1.3 インダクタの設計
        4. 2.3.1.4 SiC MOSFET の選択
        5. 2.3.1.5 損失の推定
      2. 2.3.2 電圧検出
      3. 2.3.3 電流検出
      4. 2.3.4 システムの補助電源
      5. 2.3.5 ゲート ドライバ
        1. 2.3.5.1 1200V の SiC MOSFET
        2. 2.3.5.2 650V の SiC MOSFET
        3. 2.3.5.3 ゲート ドライバのバイアス電源
      6. 2.3.6 制御設計
        1. 2.3.6.1 電流ループの設計
        2. 2.3.6.2 PFC の DC バス電圧レギュレーション ループの設計
  9. 3ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 3.1 必要なハードウェアとソフトウェア
      1. 3.1.1 ハードウェア
        1. 3.1.1.1 必要なテスト ハードウェア
        2. 3.1.1.2 設計に使用されているマイクロコントローラ リソース (TMS320F28379D)
        3. 3.1.1.3 F28377D、F28379D 制御カードの設定
        4. 3.1.1.4 設計に使用されているマイクロコントローラ リソース (TMS320F280039C)
      2. 3.1.2 ソフトウェア
        1. 3.1.2.1 ファームウェアの概要
          1. 3.1.2.1.1 CCS プロジェクトを開く
          2. 3.1.2.1.2 デジタル電源 SDK のソフトウェア アーキテクチャ
          3. 3.1.2.1.3 割り込みとラボの構造
          4. 3.1.2.1.4 ファームウェアのビルド、ロード、デバッグ
          5. 3.1.2.1.5 CPU ローディング
        2. 3.1.2.2 保護方式
        3. 3.1.2.3 PWM スイッチング方式
        4. 3.1.2.4 ADC ローディング
    2. 3.2 テストと結果
      1. 3.2.1 ラボ 1
      2. 3.2.2 インバータ動作のテスト
        1. 3.2.2.1 ラボ 2
        2. 3.2.2.2 ラボ 3
        3. 3.2.2.3 ラボ 4
      3. 3.2.3 PFC 動作のテスト
        1. 3.2.3.1 ラボ 5
        2. 3.2.3.2 ラボ 6
        3. 3.2.3.3 ラボ 7
      4. 3.2.4 効率に関するテストのセットアップ
      5. 3.2.5 テスト結果
        1. 3.2.5.1 PFC モード
          1. 3.2.5.1.1 PFC スタートアップ - 230VRMS、400VL-L AC 電圧
          2. 3.2.5.1.2 定常状態の結果 - PFC モード
          3. 3.2.5.1.3 効率、THD、力率の結果 (60Hz) – PFCモード
          4. 3.2.5.1.4 ステップ負荷変動による過渡応答テスト
        2. 3.2.5.2 インバータ モード
  10. 4デザイン ファイル
    1. 4.1 回路図
    2. 4.2 部品表 (BOM)
    3. 4.3 PCB レイアウトに関する推奨事項
      1. 4.3.1 レイアウト プリント
    4. 4.4 Altium プロジェクト
    5. 4.5 ガーバー ファイル
    6. 4.6 アセンブリの図面
  11. 5商標
  12. 6著者について
  13. 7改訂履歴

1 システムの説明

現代の商用スケールのソーラー インバータは、次の 2 つの面で革新を実現しており、市場に出回る製品の小型化および高効率化を達成しています。

  • より電圧の高いソーラー アレイへの移行
  • オンボード磁石のサイズ削減

アレイからの DC 電圧を 1000V または 1500V に上げることで、同じ電力レベルを保持しながら電流を削減できます。この電流の削減により、設計で必要な電力導通デバイスの銅箔を削減し、サイズを縮小できます。di/dt が減少すると、電気部品へのストレスも減少します。ただし、1kV を超える DC 電圧を持続できるようにするのは設計が困難であり、耐性のある部品を見つけるのも容易ではありません。

高電圧ソーラー アレイによって生成される電圧ストレスを補償するため、ソーラー インバータの新しいトポロジが設計されました。従来のハーフ ブリッジは、各スイッチング デバイスの入力電圧全体をブロックします。スイッチ式のブロッキング部品と導通部品を追加することで、デバイス全体のストレスを大幅に低減できます。このリファレンス デザインは、3 レベル コンバータを実装する方法を示します。より高いレベルのコンバータも可能で、電圧対応能力がさらに向上します。

パワー コンバータのスイッチング速度を上げることにより、ソーラー エレクトロニクスの電力密度も増加できます。この設計で示すように、スイッチング速度を多少増加するだけでも、出力フィルタ段全体のサイズ要件が小さくなります。これは、設計サイズの主要な要因です。

従来のスイッチング デバイスでは、高電圧のスイッチング速度 (デバイスの dV/dt 能力) に制限があります。この低速のランプ アップおよびランプ ダウンにより、デバイスがスイッチング状態にある時間が長くなるため、導通損失が増加します。このようにスイッチ時間が長くなると、貫通電流や短絡を防止するために、制御システムで必要なデッドタイムも長くなります。この問題に対する答えが、電子移動度の高い SiC や GaN デバイスなどの新しいスイッチング半導体技術において開発されました。このリファレンス デザインでは、SiC MOSFET と テキサス・インスツルメンツの SiC ゲート ドライバ テクノロジーを組み合わせて使用し、電力密度を向上できることを示します。

同様に、オンボード チャージャ (OBC) にも、より大電力のチャージャ (11kW および 22kW) がますます必要となっています。これには 3 相 PFC が必要であるため、この設計では DQ 制御を使用した 3 相 PFC を実装し、完全な制御ループ モデルを示します。