JAJU510J March   2018  – February 2025 TMS320F28P550SG , TMS320F28P550SJ , TMS320F28P559SG-Q1 , TMS320F28P559SJ-Q1

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1  UCC21710
      2. 2.2.2  UCC5350
      3. 2.2.3  TMS320F28379D
      4. 2.2.4  AMC3306M05
      5. 2.2.5  OPA4388
      6. 2.2.6  TMCS1123
      7. 2.2.7  AMC0330R
      8. 2.2.8  AMC0381D
      9. 2.2.9  UCC14341
      10. 2.2.10 UCC33421
    3. 2.3 システム設計理論
      1. 2.3.1 3 相 T タイプ インバータ
        1. 2.3.1.1 アーキテクチャの概要
        2. 2.3.1.2 LCL フィルタの設計
        3. 2.3.1.3 インダクタの設計
        4. 2.3.1.4 SiC MOSFET の選択
        5. 2.3.1.5 損失の推定
      2. 2.3.2 電圧検出
      3. 2.3.3 電流検出
      4. 2.3.4 システムの補助電源
      5. 2.3.5 ゲート ドライバ
        1. 2.3.5.1 1200V の SiC MOSFET
        2. 2.3.5.2 650V の SiC MOSFET
        3. 2.3.5.3 ゲート ドライバのバイアス電源
      6. 2.3.6 制御設計
        1. 2.3.6.1 電流ループの設計
        2. 2.3.6.2 PFC の DC バス電圧レギュレーション ループの設計
  9. 3ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 3.1 必要なハードウェアとソフトウェア
      1. 3.1.1 ハードウェア
        1. 3.1.1.1 必要なテスト ハードウェア
        2. 3.1.1.2 設計に使用されているマイクロコントローラ リソース (TMS320F28379D)
        3. 3.1.1.3 F28377D、F28379D 制御カードの設定
        4. 3.1.1.4 設計に使用されているマイクロコントローラ リソース (TMS320F280039C)
      2. 3.1.2 ソフトウェア
        1. 3.1.2.1 ファームウェアの概要
          1. 3.1.2.1.1 CCS プロジェクトを開く
          2. 3.1.2.1.2 デジタル電源 SDK のソフトウェア アーキテクチャ
          3. 3.1.2.1.3 割り込みとラボの構造
          4. 3.1.2.1.4 ファームウェアのビルド、ロード、デバッグ
          5. 3.1.2.1.5 CPU ローディング
        2. 3.1.2.2 保護方式
        3. 3.1.2.3 PWM スイッチング方式
        4. 3.1.2.4 ADC ローディング
    2. 3.2 テストと結果
      1. 3.2.1 ラボ 1
      2. 3.2.2 インバータ動作のテスト
        1. 3.2.2.1 ラボ 2
        2. 3.2.2.2 ラボ 3
        3. 3.2.2.3 ラボ 4
      3. 3.2.3 PFC 動作のテスト
        1. 3.2.3.1 ラボ 5
        2. 3.2.3.2 ラボ 6
        3. 3.2.3.3 ラボ 7
      4. 3.2.4 効率に関するテストのセットアップ
      5. 3.2.5 テスト結果
        1. 3.2.5.1 PFC モード
          1. 3.2.5.1.1 PFC スタートアップ - 230VRMS、400VL-L AC 電圧
          2. 3.2.5.1.2 定常状態の結果 - PFC モード
          3. 3.2.5.1.3 効率、THD、力率の結果 (60Hz) – PFCモード
          4. 3.2.5.1.4 ステップ負荷変動による過渡応答テスト
        2. 3.2.5.2 インバータ モード
  10. 4デザイン ファイル
    1. 4.1 回路図
    2. 4.2 部品表 (BOM)
    3. 4.3 PCB レイアウトに関する推奨事項
      1. 4.3.1 レイアウト プリント
    4. 4.4 Altium プロジェクト
    5. 4.5 ガーバー ファイル
    6. 4.6 アセンブリの図面
  11. 5商標
  12. 6著者について
  13. 7改訂履歴

3.1.2.4 ADC ローディング

同期動作を維持するため、すべての変換は次のようにトリガされます。

TINV_Q1_Q3_A_PWM_BASE：EPWM1 TBCTR_D_CMPB → EPWM1_SOCA (緑)、各サイクルでトリガ

TINV_Q1_Q3_A_PWM_BASE：EPWM1 TBCTR_D_CMPB → EPWM1_SOCB ()、10 サイクルごとにトリガ

TINV_Q2_Q4_A_PWM_BASE：EPWM2 TBCTR_U_CMPB → EPWM2_SOCA、各サイクルでトリガ

TINV_Q2_Q4_A_PWM_BASE：EPWM2 TBCTR_D_CMPB → EPWM2_SOCB、各サイクルでトリガ

TINV_Q1_Q3_A_PWM_BASE：EPWM3 TBCTR_PERIOD → EPWM3_SOCA、各サイクルでトリガ

表 3-4 に、TIDA-01606 ハードウェアでの F2837xD とのマッピングを示します。

表 3-4 ADC ローディングのアーキテクチャ F28379D
ADC-A ADC-B ADC-C ADC-D

SOC0

IINV-A → ADCIN-14、CMPSS4

TEMP_A → ADC-B0

IINV-B → ADC-C4、CMPSS5

IINV-C → ADC-D2、CMPSS8

SOC1

VGRID-A → ADC-A2、

TEMP_B → ADC-B1

VGRID-B → ADC-C2

VGRID-C → ADC-D0

SOC2

VINV-A → ADC-A4

TEMP_A → ADC-B2

VINV-B → ADC-C3

VINV-C → ADC-D1

SOC3

VGRID-A → ADC-A2、

TEMP_AMB → ADC-B3

VGRID-B → ADC-C2

VBUS → ADC-D5

SOC4

VGRID-A → ADC-A2、

VGRID-B → ADC-C2

VGRID-C → ADC-D0

SOC5

VGRID-A → ADC-A2、

VGRID-B → ADC-C2

VBUS → ADC-D5

SOC6

VGRID-C → ADC-D0

SOC7

VBUS → ADC-D5

SOC8

VGRID-C → ADC-D0

SOC9

VBUS → ADC-D5

表 3-5 に、TIDA-01606 ハードウェアでの F280039C とのマッピングを示します。

表 3-5 ADC ローディングのアーキテクチャ F280039C
ADC-A ADC-B ADC-C
SOC0 IINV-B→ ADCIN-A12、CMPSS2 IINV-C → ADCIN-B14、CMPSS3 IINV-A →ADCIN-C0、CMPSS1
SOC1 VGRID-A → ADC-A2、 V_REF → ADC-B8 VGRID-C → ADC-C1
SOC2 VINV-A → ADC-A5 VGRID-B→ ADC-B0 VINV-B → ADC-C3
SOC3 VINV-C → ADC-A8 VGRID-B → ADC-B0 VBUS → ADC-C14
SOC4 VMID → ADC-A3 VGRID-B → ADC-B0 VGRID-C → ADC-C1
SOC5 VGRID-A → ADC-A2、 VGRID-B → ADC-B0 VBUS → ADC-C14
SOC6 VMID → ADC-A3、 TEMP_A → ADC-B3 VGRID-C → ADC-C1
SOC7 VGRID-A → ADC-A2 TEMP_B → ADC-B2 VBUS → ADC-C14
SOC8 VMID → ADC-A3、 TEMP_C → ADC-B12 VGRID-C → ADC-C1
SOC9 VGRID-A → ADC-A2 TEMP_AMB → ADC-B4 VBUS → ADC-C14
SOC10 VMID → ADC-A3
注:

閉ループ動作では、ADC 電流読み取り値はレイアウトのノイズのため使用されません。代わりに、SDFM ベースの検出を使用してループを閉じます。そのため、送電網の電流を使用して電流ループを閉じるので、この変更を考慮して図を解釈する必要があります。