JAJU510J March   2018  – February 2025 TMS320F28P550SG , TMS320F28P550SJ , TMS320F28P559SG-Q1 , TMS320F28P559SJ-Q1

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1  UCC21710
      2. 2.2.2  UCC5350
      3. 2.2.3  TMS320F28379D
      4. 2.2.4  AMC3306M05
      5. 2.2.5  OPA4388
      6. 2.2.6  TMCS1123
      7. 2.2.7  AMC0330R
      8. 2.2.8  AMC0381D
      9. 2.2.9  UCC14341
      10. 2.2.10 UCC33421
    3. 2.3 システム設計理論
      1. 2.3.1 3 相 T タイプ インバータ
        1. 2.3.1.1 アーキテクチャの概要
        2. 2.3.1.2 LCL フィルタの設計
        3. 2.3.1.3 インダクタの設計
        4. 2.3.1.4 SiC MOSFET の選択
        5. 2.3.1.5 損失の推定
      2. 2.3.2 電圧検出
      3. 2.3.3 電流検出
      4. 2.3.4 システムの補助電源
      5. 2.3.5 ゲート ドライバ
        1. 2.3.5.1 1200V の SiC MOSFET
        2. 2.3.5.2 650V の SiC MOSFET
        3. 2.3.5.3 ゲート ドライバのバイアス電源
      6. 2.3.6 制御設計
        1. 2.3.6.1 電流ループの設計
        2. 2.3.6.2 PFC の DC バス電圧レギュレーション ループの設計
  9. 3ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 3.1 必要なハードウェアとソフトウェア
      1. 3.1.1 ハードウェア
        1. 3.1.1.1 必要なテスト ハードウェア
        2. 3.1.1.2 設計に使用されているマイクロコントローラ リソース (TMS320F28379D)
        3. 3.1.1.3 F28377D、F28379D 制御カードの設定
        4. 3.1.1.4 設計に使用されているマイクロコントローラ リソース (TMS320F280039C)
      2. 3.1.2 ソフトウェア
        1. 3.1.2.1 ファームウェアの概要
          1. 3.1.2.1.1 CCS プロジェクトを開く
          2. 3.1.2.1.2 デジタル電源 SDK のソフトウェア アーキテクチャ
          3. 3.1.2.1.3 割り込みとラボの構造
          4. 3.1.2.1.4 ファームウェアのビルド、ロード、デバッグ
          5. 3.1.2.1.5 CPU ローディング
        2. 3.1.2.2 保護方式
        3. 3.1.2.3 PWM スイッチング方式
        4. 3.1.2.4 ADC ローディング
    2. 3.2 テストと結果
      1. 3.2.1 ラボ 1
      2. 3.2.2 インバータ動作のテスト
        1. 3.2.2.1 ラボ 2
        2. 3.2.2.2 ラボ 3
        3. 3.2.2.3 ラボ 4
      3. 3.2.3 PFC 動作のテスト
        1. 3.2.3.1 ラボ 5
        2. 3.2.3.2 ラボ 6
        3. 3.2.3.3 ラボ 7
      4. 3.2.4 効率に関するテストのセットアップ
      5. 3.2.5 テスト結果
        1. 3.2.5.1 PFC モード
          1. 3.2.5.1.1 PFC スタートアップ - 230VRMS、400VL-L AC 電圧
          2. 3.2.5.1.2 定常状態の結果 - PFC モード
          3. 3.2.5.1.3 効率、THD、力率の結果 (60Hz) – PFCモード
          4. 3.2.5.1.4 ステップ負荷変動による過渡応答テスト
        2. 3.2.5.2 インバータ モード
  10. 4デザイン ファイル
    1. 4.1 回路図
    2. 4.2 部品表 (BOM)
    3. 4.3 PCB レイアウトに関する推奨事項
      1. 4.3.1 レイアウト プリント
    4. 4.4 Altium プロジェクト
    5. 4.5 ガーバー ファイル
    6. 4.6 アセンブリの図面
  11. 5商標
  12. 6著者について
  13. 7改訂履歴
3.1.2.1.3 割り込みとラボの構造

このプロジェクトは、2 つの ISR (ISR1 および ISR2) で構成されています。ISR1 のほうが高速で、ネスティング不可能です。ISR1 は、制御ループおよび PWM 更新用に予約されています。ISR1 は、PRIM_LEG1_PWM_BASE → EPWM_INT_TBCTR_U_CMPC イベントでトリガされます。

ISR2 は、CPU タイマのオーバーフローにより開始する CPU タイマ INT でトリガされます。電流信号と電圧信号の移動平均を実行してノイズを除去したり、指定された基準のスルーレート関数を実行したりするなどのハウスキーピング機能を実行するために使用されます。

TIDA-01606 ソフトウェア フロー図図 3-1 ソフトウェア フロー図

このリファレンス デザインのソフトウェアは 7 つのラボで構成されています。表 3-3 に、ラボとテスト方法を示します。すべてのラボは、C28x メイン CPU または制御補償器アクセラレータで実行できます。

表 3-3 リファレンス デザインをテストするラボの概要
ラボ番号説明備考テスト環境
1INV：PWM と ADC のチェックPWM ドライバ、 ISR 構造、実行レートをテスト、制御カードで実行可能。ユニット テストの保護メカニズム。ADC マッピングと変換データの読み取りをテスト。制御カード
2INV：開ループのチェックPWM チェック、ADC チェック、保護チェック、インバータ モード DC バス接続、負荷としての抵抗性スター型ネットワーク制御カード + 電力段ハードウェア
3INV：閉電流ループ、AC に接続された抵抗性負荷制御カード + 電力段ハードウェア
4INV：閉電流ループ、送電網に接続されたテスト インバータ モード制御カード +

ハードウェア イン ザ ループでエミュレートされた電力段

5PFC：3 相 AC ソース、DC での抵抗負荷、開ループ チェック
  1. vGridRms、iGridRms、vBus の測定値が正しいかどうかをチェック
  2. PLL がロックされているかどうかをチェック。
制御カード + 電力段ハードウェア
6PFC：閉電流ループ、DC に接続された抵抗性負荷、3 相 AC ?制御カード + 電力段ハードウェア
7PFC：閉電圧ループ + 電流ループ、DC に接続された抵抗性負荷、3 相 AC ?制御カード + 電力段ハードウェア