3 レベル T タイプ インバータが開発された経緯を理解するには、従来の 2 レベル インバータに関するある程度の背景知識が必要です。図 2-4 は、このアーキテクチャの代表的な実装を示しています。

図 2-4 2 レベル、3 相インバータ アーキテクチャ

分析を簡潔にするため、1 つのレッグを分離して考えます。

図 2-5 2 レベル、単相インバータのレッグ

この例では、2 つのスイッチング デバイスをペアとして使用することで、他の相とは無関係に、4 つの導通状態を持つことができます。

図 2-6 Q1 と Q2 がオフ

図 2-8 Q1 がオフ、Q2 がオン

図 2-7 Q1 がオン、Q2 がオフ

図 2-9 Q1 と Q2 がオン (無効)

インバータを流れる電流パスを見るとわかるように、各スイッチング デバイスは DC+ と DC- の間の DC リンク電圧を完全にブロックできる必要があります。従来型の低電圧システム (600V 未満) では、一般的な既製の IGBT を使用してこれを簡単に達成できます。ただし、パワー エレクトロニクスの一般的な傾向として見られるように、電力スループットを向上させるために電流を増加せずに DC リンク電圧を高くすると、この制限がサポートされる電圧範囲の上限となります。

また、従来型の IGBT では、電圧を高くするとスイッチング損失も増加します。これらのデバイスがより高い電圧に対応できたとしても、低い dV/dt がさらに悪化します。この dV/dt により 1 つのデバイスがオンからオフ (またはオフからオン) にどれだけ迅速に遷移できるかが決まり、これらの各状態間のデッド タイムが決定されます。スイッチ時間またはデッドタイムが長くなると、スイッチが完全に導通状態である時間が短くなり、効率が低下します。

2 レベル インバータにはこれら 2 つの主な欠点があるため、この設計の実装が推進されます。

標準的な 2 レベル インバータからの次のステップは、T タイプの 3 レベル インバータです。このタイプは、スイッチ ノードと、バルク入力コンデンサによって作成される DC リンクの中性点との間に 2 つのスイッチング デバイスを連続させて挿入することで実装します。これら 2 つのスイッチ デバイスは、どちらか一方のオン / オフを切り替えることで電流フローを制御できるように、共通のエミッタ構成で配置されています。この構成により、ゲートとエミッタ間の電圧が同一に参照されるため、両方のスイッチ間で同じバイアス電源を共有することもできます。図 2-10 に、この実装の簡略図を示します。

図 2-10 3 レベル T タイプ、3 相インバータ アーキテクチャ

このアーキテクチャの利点を理解しやすくするため、ここでもインバータの 1 つのレッグのみを分離して考えてみます。

図 2-11 3 レベル T タイプ、単相インバータ レッグ

スイッチング デバイスを 2 個追加するとシステムの制御が複雑になりますが、さまざまな変調点における電流フローを同じプロセスを使用して評価すると、このアーキテクチャの利点を理解できます。また、簡略化した整流方式を示すことで、T タイプ インバータの制御が従来の 2 レベル アーキテクチャに比べてそれほど複雑でないことがわかります。

1 つのレッグには、DC+、DC–、N の 3 つの接続状態があります。この接続は、それぞれ Q1 を閉じる、Q3 と Q4 を閉じる、Q2 を閉じることで実現できます。ただし、この方式はシステムの電流パスによって異なります。DC+ 接続では Q1 と Q3 を閉じ、中性 (N) 接続では Q2 と Q4 を閉じ、DC- 接続では Q2 と Q4 を閉じることができます。この方式は、次の図に示すように、電流の方向とは無関係に動作します。

図 2-12 Q1 オン、Q2 オフ、Q3 オン、Q4 オフ

図 2-14 Q1 オフ、Q2 オフ、Q3 オン、Q4 オン

図 2-13 Q1 オフ、Q2 オフ、Q3 オン、Q4 オフ

この例では、まず Q1 と Q3 を閉じて出力位相を DC+ に接続し、システムから電流を出力します。N 接続に移行するには、Q1 を開き、デッドタイム遅延後に Q4 を閉じます。この設定により、電流は自然に Q3 と Q4 のダイオードを通って流れます。

図 2-15 Q1 オン、Q2 オフ、Q3 オン、Q4 オフ

図 2-17 Q1 オフ、Q2 オフ、Q3 オン、Q4 オン

図 2-16 Q1 オフ、Q2 オフ、Q3 オン、Q4 オフ

負の電流にも、同じシーケンスを使用できます。Q4 を閉じると、電流は Q4 を通り、Q1 のダイオードではなく Q3 のダイオードを流れます。

図 2-18 Q1 オフ、Q2 オフ、Q3 オン、Q4 オン

図 2-20 Q1 オン、Q2 オフ、Q3 オン、Q4 オフ

図 2-19 Q1 オフ、Q2 オフ、Q3 オン、Q4 オフ

出力レッグを N から DC+ に正の電流で接続すると、同様の自然電流を観測できます。Q3 と Q4 を閉じ、完全な N 接続で開始します。Q4 はオフになりますが、電流は関連するダイオードを流れます。ここで Q1 を閉じると、電流は N から DC+ に自然に切り替わります。

図 2-21 Q1 オフ、Q2 オフ、Q3 オン、Q4 オン

図 2-23 Q1 オン、Q2 オフ、Q3 オン、Q4 オフ

図 2-22 Q1 オフ、Q2 オフ、Q3 オン、Q4 オフ

先ほど説明した負の電流で DC+ 接続から N 接続に移行する例と同様に、正の電流に対しても同じ方式を使用できます。Q3 と Q4 を閉じた状態で開始し、電流が N に向かって流れるようにします。Q4 を開くと、電流が Q1 のダイオードを通って流れます。最後に Q1 は閉じると、電流は同じ方向に流れ続けます。

これら 4 つの遷移状態 (順方向電流と逆方向電流で DC+ から N、N から DC+) はすべて、2 つの簡単なスイッチング方式を共有します。これは、Q2 を介する DC- との遷移にも当てはまります。この方式をすべてのスイッチング サイクルで維持することで、貫通電流を防止するのに必要なのはスイッチング イベント間の単純なデッド ゾーン遅延のみとなります。追加の保護機能も制御ソフトウェアに比較的簡単に追加できます。

この変調方式のもう 1 つの利点は、Q3 と Q4 が同時にスイッチングされることがないことです。この利点により、デバイスの電圧ストレスが減少すると同時にバイアス電源の電力定格を低くできるので、これらのデバイスを効果的に駆動できます。先ほど説明したように、Q3 と Q4 は、2 つのドライバではなく 1 つのドライバ用のサイズの単一電源を共有できます。

Q1 と Q2 は、従来のアーキテクチャにおけるインバータと同様に、DC リンク電圧を完全にブロックする必要があります。より高い DC バス電圧を使用するには、フル電圧 FET を配置する必要がありますが、インバータは隣接して配置され、同時にスイッチングすることはないため、センター レッグの 2 つのスイッチの定格を低くすることができます。