JAJUA49B September   2022  – November 2025

 

  1.   1
  2.   商標
  3. 1はじめに
    1. 1.1 EVM のリビジョンおよびアセンブリ バリエーション
    2. 1.2 箱の中
  4. 2重要な使用上の注意
    1. 2.1 電源投入時の使用上の注意
    2. 2.2 EMC、EMI、ESD への準拠
  5. 3システムの説明
    1. 3.1 主な特長
    2. 3.2 機能ブロック図
    3. 3.3 電源オン / オフの手順
      1. 3.3.1 電源オンの手順
      2. 3.3.2 電源オフの手順
    4. 3.4 ペリフェラルと主要コンポーネントの概要
      1. 3.4.1  クロック処理
        1. 3.4.1.1 イーサネット PHY クロック
        2. 3.4.1.2 AM64x/AM243xクロック
        3. 3.4.1.3 PCIe クロック
      2. 3.4.2  リセット
      3. 3.4.3  電源
        1. 3.4.3.1 電源入力
        2. 3.4.3.2 逆極性保護
        3. 3.4.3.3 電流監視
        4. 3.4.3.4 電源
        5. 3.4.3.5 電源シーケンス
        6. 3.4.3.6 AM64x/AM243x 電源
      4. 3.4.4  構成
        1. 3.4.4.1 ブート モード
      5. 3.4.5  JTAG
      6. 3.4.6  テスト オートメーション
      7. 3.4.7  UART インターフェイス
      8. 3.4.8  メモリ インターフェイス
        1. 3.4.8.1 DDR4 インターフェイス
        2. 3.4.8.2 MMC インターフェイス
          1. 3.4.8.2.1 Micro SD インターフェイス
          2. 3.4.8.2.2 eMMC インターフェイス
        3. 3.4.8.3 OSPI インターフェイス
        4. 3.4.8.4 SPI EEPROM インターフェイス
        5. 3.4.8.5 基板 ID EEPROM インターフェース
      9. 3.4.9  イーサネット インターフェイス
        1. 3.4.9.1 DP83867 PHY デフォルト構成
        2. 3.4.9.2 DP83869 PHY デフォルト構成
        3. 3.4.9.3 イーサネット LED
      10. 3.4.10 ディスプレイ インターフェイス
      11. 3.4.11 USB 2.0 インターフェイス
      12. 3.4.12 PCIe インターフェイス
      13. 3.4.13 高速拡張インターフェイス
      14. 3.4.14 CAN インターフェイス
      15. 3.4.15 割り込み
      16. 3.4.16 ADC インターフェイス
      17. 3.4.17 安全コネクタ
      18. 3.4.18 SPI インターフェイス
      19. 3.4.19 I2C インターフェイス
      20. 3.4.20 FSI インターフェイス
  6. 4既知の問題と修正
    1. 4.1 問題 1 - CCS の AM64x ターゲットへの組み込み XDS110 接続
    2. 4.2 問題 2 - ホットプラグ時の DC バレル ジャックの警告
    3. 4.3 問題 3- uSD カード ブートが機能しない
    4. 4.4 問題 4 - ホット プラグ DC ジャックの後の LM5140 の損傷
  7. 5参考資料
  8. 6改訂履歴

3.4.1.3 PCIe クロック

プロセッサが ダウンストリーム ポートとして構成されている場合、SoC への PCIe リファレンス クロックは PCIe スロット コネクタから供給されます。ルート コンプレックス動作モード時に、SoC (SERDES0_REFCLK0) からの PCIe リファレンス クロックが PCIe スロット コネクタに供給されます。