KOKY056 December 2024 AMC0106M05 , AMC0106M25 , AMC0136 , AMC0311D , AMC0311S , AMC0386 , AMC0386-Q1 , AMC1100 , AMC1106M05 , AMC1200 , AMC1200-Q1 , AMC1202 , AMC1203 , AMC1204 , AMC1211-Q1 , AMC1300 , AMC1300B-Q1 , AMC1301 , AMC1301-Q1 , AMC1302-Q1 , AMC1303M2510 , AMC1304L25 , AMC1304M25 , AMC1305M25 , AMC1305M25-Q1 , AMC1306M05 , AMC1306M25 , AMC1311 , AMC1311-Q1 , AMC131M03 , AMC1336 , AMC1336-Q1 , AMC1350 , AMC1350-Q1 , AMC23C12 , AMC3301 , AMC3330 , AMC3330-Q1
그림 35에 AMC1306M25와 MCU 간 디지털 인터페이스의 하드웨어 구성 가능 위상 지연을 사용한 클록 신호 보상이 나와 있습니다. 이 보상 방법을 사용하면 하드웨어의 위상 지연으로 인한 위상 전환 클록 신호가 MCU의 SDFM 모듈의 클록 입력 SDFM_CLKIN에 연결됩니다. 이러한 유형의 보상은 시그마-델타 필터 모듈이 있는 모든 MCU에 사용되지만, 외부 클록 소스 및 CMOS 인터페이스가 있는 절연 델타-시그마 모듈레이터의 경우에만 권장됩니다.
하드웨어에서 위상 지연을 구현하기 위해 로직 게이트 또는 버퍼를 사용하여 클록 신호에 전파 지연을 도입할 수 있습니다. 그러나, 하드웨어에서 지연을 구현할 때 지연 값은 자유도와 사용자 구성 가능성을 제한하는 하드웨어 블록의 전파 지연에 크게 좌우됩니다. 하드웨어 구성 가능 위상 지연을 사용한 클록 신호에 의한 보상의 작동 원리는 섹션 8.2.3.1에 설명된 것과 동일한 원리를 따릅니다.