Home Logik- & Spannungsumsetzung Puffer, Treiber & Transceiver Nicht invertierende Puffer & Treiber
Home
Logik- & Spannungsumsetzung
Puffer, Treiber & Transceiver
Nicht invertierende Puffer & Treiber

SN74LVC2G241

AKTIV

2-Kanal-Puffer, 1,65 bis 5,5 V mit Tri-State-Ausgängen

Jetzt bestellen
Datenblatt

SN74LVC2G241

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Technology family LVC Number of channels 2 IOL (max) (mA) 32 Supply current (max) (µA) 10 IOH (max) (mA) -32 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Number of channels 2 IOL (max) (mA) 32 Supply current (max) (µA) 10 IOH (max) (mA) -32 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 8 2.8125 mm² (— mm × — mm) VSSOP (DCU) 8 6.2 mm² (2 mm × 3.1 mm) SSOP (DCT) 8 11.8 mm² (2.95 mm × 4 mm)
  • Available in the Texas Instruments
    NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Max tpd of 4.1 ns at 3.3 V
  • Low Power Consumption, 10-µA Maximum ICC
  • ±24-mA Output Drive at 3.3 V
  • Typical VOLP (Output Ground Bounce)
    <0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot)
    >2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back-Drive Protection
  • Can Be Used as a Down Translator to Translate Inputs From a Max of 5.5 V Down
    to the VCC Level
  • Latch-Up Performance Exceeds 100 mA Per
    JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)
  • Available in the Texas Instruments
    NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Max tpd of 4.1 ns at 3.3 V
  • Low Power Consumption, 10-µA Maximum ICC
  • ±24-mA Output Drive at 3.3 V
  • Typical VOLP (Output Ground Bounce)
    <0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot)
    >2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back-Drive Protection
  • Can Be Used as a Down Translator to Translate Inputs From a Max of 5.5 V Down
    to the VCC Level
  • Latch-Up Performance Exceeds 100 mA Per
    JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

This dual buffer and line driver is designed for 1.65-V to 5.5-V VCC operation.

The SN74LVC2G241 device is designed specifically to improve both the performance and density of 3-state memory-address drivers, clock drivers, and bus-oriented receivers and transmitters.

NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.

The SN74LVC2G241 device is organized as two 1-bit line drivers with separate output-enable (1OE, 2OE) inputs. When 1OE is low and 2OE is high, the device passes data from the A inputs to the Y outputs. When 1OE is high and 2OE is low, the outputs are in the high-impedance state.

To ensure the high-impedance state during power up or power down, OE should be tied to VCC through a pullup resistor, and OE should be tied to GND through a pulldown resistor; the minimum value of the resistor is determined by the current-sinking or the current-sourcing capability of the driver.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

This dual buffer and line driver is designed for 1.65-V to 5.5-V VCC operation.

The SN74LVC2G241 device is designed specifically to improve both the performance and density of 3-state memory-address drivers, clock drivers, and bus-oriented receivers and transmitters.

NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.

The SN74LVC2G241 device is organized as two 1-bit line drivers with separate output-enable (1OE, 2OE) inputs. When 1OE is low and 2OE is high, the device passes data from the A inputs to the Y outputs. When 1OE is high and 2OE is low, the outputs are in the high-impedance state.

To ensure the high-impedance state during power up or power down, OE should be tied to VCC through a pullup resistor, and OE should be tied to GND through a pulldown resistor; the minimum value of the resistor is determined by the current-sinking or the current-sourcing capability of the driver.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.
filter Andere Nicht invertierende Puffer & Treiber suchen
Herunterladen Video mit Transkript ansehen Video

Ähnliche Produkte, die für Sie interessant sein könnten

open-in-new Alternativen vergleichen
Selbe Funktionalität wie der verglichene Baustein bei gleicher Anschlussbelegung.
SN74AUC2G241 AKTIV 2-Kanal-Hochgeschwindigkeitspuffer, 0,8 V bis 2,7 V, Tri-State-Ausgänge Voltage range 0.8V to 2.7V, average propagation delay 1.7ns, average drive strength 9mA
SN74AUP2G241 AKTIV 2-Kanal, 0,8-V- bis 3,6-V-Puffer mit Tri-State-Ausgängen und geringem Stromverbrauch Voltage range 0.8V to 3.6V, average propagation delay 8ns, average drive strength 4mA

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 1
Top-Dokumentation Typ Titel Format-Optionen Neueste englische Version herunterladen Datum
* Datenblatt SN74LVC2G241 Dual Buffer and Driver With 3-State Outputs datasheet (Rev. P) PDF | HTML 03.12.2018

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

5-8-LOGIC-EVM — Generisches Logik-Evaluierungsmodul für 5- bis 8-polige DCK-, DCT-, DCU-, DRL- und DBV-Gehäuse

Flexibles EVM zur Unterstützung aller Geräte mit 5- bis 8-poligem DCK-, DCT-, DCU-, DRL- oder DBV-Gehäuse.
Benutzerhandbuch: PDF
Unterstützte Produkte und Hardware
Vorrätig
Limit:
??asset.out-of-stock-ti_de_DE??
Nicht verfügbar
Simulationsmodell

SN74LVC2G241 Behavioral SPICE Model

SCEM614A.ZIP (2 KB) - PSpice-Modell
Unterstützte Produkte und Hardware
Simulationsmodell

SN74LVC2G241 IBIS Model (Rev. A)

SCEM291 (275 KB) - IBIS-Modell
Unterstützte Produkte und Hardware
Referenzdesign

TIDA-00299 — Referenzdesign für EtherCAT® Slave- und Multiprotokoll-Industrial-Ethernet

Dieses Referenzdesign implementiert einen kostenoptimierten EtherCAT-Slave (zwei Ports) mit hoher EMV-Störfestigkeit und einer SPI-Schnittstelle zum Anwendungsprozessor. Das Hardwaredesign ermöglicht die Unterstützung von industriellen Multiprotokoll-Ethernet-und -Feldbussen unter Verwendung des (...)

Unterstützte Produkte und Hardware
Referenzdesign

TIDA-010032 — Referenzdesign für universellen Datenkonzentrator mit Unterstützung für Ethernet, 6LoWPAN RF Mesh

IPv6-basierte Netzkommunikation wird in Industriemärkten und Anwendungen wie Smart Meter (intelligente Zähler) und Stromnetzautomatisierung zur Standardlösung. Das universelle Datenkonzentrator-Design bietet eine komplette IPv6-basierte Netzwerklösung, welche sich in die (...)

Unterstützte Produkte und Hardware
Referenzdesign

TIDA-01568 — Referenzdesign für Stromversorgungssequenzierung mit 12mm x 12mm, 5 Schienen für Anwendungsprozessor

Dieses Referenzdesign zeigt eine validierte und kostengünstige Lösung der Ein-/Ausschaltreihenfolge für einen Anwendungsprozessor oder eine Hochleistungs-Steuerungsplattform. Dieses Design unterstützt 5 verschiedene Spannungsschienen, optimiert mit einem Layoutplatz von 12 mm × 12 mm. Das Design (...)
Unterstützte Produkte und Hardware
Referenzdesign

TIDEP0046 — Referenzdesign zur Monte-Carlo-Simulation auf dem AM57x mit OpenCL für DSP-Beschleunigung

TI’s high performance ARM® Cortex®-A15 based AM57x processors also integrate C66x DSPs. These DSPs were designed to handle high signal and data processing tasks that are often required by industrial, automotive and financial applications. The AM57x OpenCL implementation makes it easy (...)

Unterstützte Produkte und Hardware
Referenzdesign

TIDEP0047 — Stromversorgungs- und Temperaturüberlegungen bei Verwendung des TI-Referenzdesigns mit dem AM57x-Pro

This is a reference design based on the AM57x processor and companion TPS659037 power management integrated circuit (PMIC).  This design specifically highlights important power and thermal design considerations and techniques for systems designed with AM57x and TPS659037.  It includes (...)

Unterstützte Produkte und Hardware
Referenzdesign

TIDEP0076 — 3D Machine Vision-Referenzdesign auf Basis des AM572x-Prozessors mit DLP® für strukturierte Lichterz

Das TIDEP0076 3D-Design für maschinelles Sehen beschreibt einen integrierten 3D-Scanner, der auf dem Prinzip des strukturierten Lichts basiert. Eine Digitalkamera wird in Verbindung mit einem Sitara™ AM57xx-Prozessor-System-on-Chip (SoC) verwendet, um reflektierte Lichtmuster von einem (...)
Unterstützte Produkte und Hardware
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
DSBGA (YZP) 8 Ultra Librarian
VSSOP (DCU) 8 Ultra Librarian
SSOP (DCT) 8 Ultra Librarian
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos