製品詳細

Function Single-loop PLL Number of outputs 5 Output frequency (Min) (MHz) 0 Output frequency (Max) (MHz) 1500 Input type LVCMOS (REF_CLK), LVPECL (VCXO_CLK) Output type LVCMOS, LVPECL Supply voltage (Min) (V) 3 Supply voltage (Max) (V) 3.6 Features Programmable Delay Operating temperature range (C) -40 to 85
Function Single-loop PLL Number of outputs 5 Output frequency (Min) (MHz) 0 Output frequency (Max) (MHz) 1500 Input type LVCMOS (REF_CLK), LVPECL (VCXO_CLK) Output type LVCMOS, LVPECL Supply voltage (Min) (V) 3 Supply voltage (Max) (V) 3.6 Features Programmable Delay Operating temperature range (C) -40 to 85
BGA (ZVA) 64 64 mm² 8 x 8 VQFN (RGZ) 48 49 mm² 7.0 x 7.0
  • 高性能LVPECLおよびLVCMOSのPLLクロック・シンクロナイザ
  • 手動あるいは自動選択の、装置の二重化に対応する2つの基準クロック入力(現用系および予備系クロック)
  • 最大200MHzのLVCMOS入力周波数に対応
  • VCXO_INクロックは2つの基準クロックの一方に同期
  • VCXO_INの最大周波数は2.2GHz(LVPECL)
  • 出力はLVPECLおよびLVCMOSの組み合わせが可能(最大5個のLVPECL差動出力あるいは最大10個のLVCMOS出力)
  • 各出力は個別に、×1、/2、/3、/4、/6、/8、/16の周波数から選択可能
  • 低PLLループ帯域幅からの効果的なジッタ・クリーニング
  • 低位相雑音のPLLコア
  • 位相オフセットをプログラムで調整可能(PRI_REFおよびSEC_REFから出力へ)

  • 200µAから3mAまでの広範なチャージ・ポンプ電流範囲
  • 調整電圧が広範囲なVCO専用のチャージ・ポンプ電源(VCC_CP)
  • チャージ・ポンプ出力をVCC_CP/2にプリセットして、VC(X)Oの中心周波数をすばやく設定可能
  • アナログおよびデジタルのPLLロック検出表示
  • シングルエンド入力信号(VCXO_IN)用のVBBバイアス電圧を供給
  • 周波数ホールドオーバー・モードによるフェイルセーフ動作の改善
  • 電源立ち上げ時、VCCが1.5V未満のときはLVPECL出力を3ステート制御
  • SPI制御デバイス設定
  • 3.3V電源
  • 64ピンBGA(0.8mmピッチZVA)あるいは48ピンQFN(RGZ)パッケージ
  • 工業用温度範囲:-40℃~85℃
  • 高性能LVPECLおよびLVCMOSのPLLクロック・シンクロナイザ
  • 手動あるいは自動選択の、装置の二重化に対応する2つの基準クロック入力(現用系および予備系クロック)
  • 最大200MHzのLVCMOS入力周波数に対応
  • VCXO_INクロックは2つの基準クロックの一方に同期
  • VCXO_INの最大周波数は2.2GHz(LVPECL)
  • 出力はLVPECLおよびLVCMOSの組み合わせが可能(最大5個のLVPECL差動出力あるいは最大10個のLVCMOS出力)
  • 各出力は個別に、×1、/2、/3、/4、/6、/8、/16の周波数から選択可能
  • 低PLLループ帯域幅からの効果的なジッタ・クリーニング
  • 低位相雑音のPLLコア
  • 位相オフセットをプログラムで調整可能(PRI_REFおよびSEC_REFから出力へ)

  • 200µAから3mAまでの広範なチャージ・ポンプ電流範囲
  • 調整電圧が広範囲なVCO専用のチャージ・ポンプ電源(VCC_CP)
  • チャージ・ポンプ出力をVCC_CP/2にプリセットして、VC(X)Oの中心周波数をすばやく設定可能
  • アナログおよびデジタルのPLLロック検出表示
  • シングルエンド入力信号(VCXO_IN)用のVBBバイアス電圧を供給
  • 周波数ホールドオーバー・モードによるフェイルセーフ動作の改善
  • 電源立ち上げ時、VCCが1.5V未満のときはLVPECL出力を3ステート制御
  • SPI制御デバイス設定
  • 3.3V電源
  • 64ピンBGA(0.8mmピッチZVA)あるいは48ピンQFN(RGZ)パッケージ
  • 工業用温度範囲:-40℃~85℃

CDCM7005は、高性能、低位相雑音、および低スキューのクロック・シンクロナイザであり、VCXO(電圧制御水晶発振器)あるいはVCO(電圧制御発振器)の周波数を、2つの基準クロックの1つに同期させます。プログラムにより設定可能な分周器Mおよび帰還分周器のNとPにより、VC(X)Oに対する基準クロックの分周比を高い自由度で設定できます。

VC(X)O_INクロックは最大2.2GHzまで動作します。外付けのVC(X)Oおよびループ・フィルタ部品の選定により、PLLループ帯域幅およびダンピング係数はさまざまなシステム要求を満足するように最適化できます。

CDCM7005は2つの基準クロック入力(PRI_REFおよびSEC_REF)のうち一方にロックでき、周波数ホールドオーバー・モードと高速周波数ロックをサポートすることで、フェイルセーフ動作とシステム冗長性を改善します。CDCM7005の出力はユーザ定義が可能であり、最大5個までのLVPECL出力あるいは最大10個までのLVCMOS出力を自由に組み合わせることができます。内蔵の同期ラッチにより、すべての出力が確実に同期され、低出力スキューを実現しています。

出力信号、分周比、入力選択などのようなデバイス設定は、すべてSPI(3線式シリアル・ペリフェラル・インターフェイス)でプログラムできます。SPIによりデバイス設定を個別に制御できます。

このデバイスは、電源電圧3.3Vで動作し、動作温度範囲は-40℃~+85℃です。

CDCM7005は、高性能、低位相雑音、および低スキューのクロック・シンクロナイザであり、VCXO(電圧制御水晶発振器)あるいはVCO(電圧制御発振器)の周波数を、2つの基準クロックの1つに同期させます。プログラムにより設定可能な分周器Mおよび帰還分周器のNとPにより、VC(X)Oに対する基準クロックの分周比を高い自由度で設定できます。

VC(X)O_INクロックは最大2.2GHzまで動作します。外付けのVC(X)Oおよびループ・フィルタ部品の選定により、PLLループ帯域幅およびダンピング係数はさまざまなシステム要求を満足するように最適化できます。

CDCM7005は2つの基準クロック入力(PRI_REFおよびSEC_REF)のうち一方にロックでき、周波数ホールドオーバー・モードと高速周波数ロックをサポートすることで、フェイルセーフ動作とシステム冗長性を改善します。CDCM7005の出力はユーザ定義が可能であり、最大5個までのLVPECL出力あるいは最大10個までのLVCMOS出力を自由に組み合わせることができます。内蔵の同期ラッチにより、すべての出力が確実に同期され、低出力スキューを実現しています。

出力信号、分周比、入力選択などのようなデバイス設定は、すべてSPI(3線式シリアル・ペリフェラル・インターフェイス)でプログラムできます。SPIによりデバイス設定を個別に制御できます。

このデバイスは、電源電圧3.3Vで動作し、動作温度範囲は-40℃~+85℃です。

ダウンロード

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
14 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート CDCM7005 3.3V、高性能クロック・シンクロナイザ/ジッタ・クリーナ データシート (Rev. G 翻訳版) PDF | HTML 英語版をダウンロード (Rev.G) PDF | HTML 2017年 9月 12日
* 放射線と信頼性レポート CDCM7005MHFG-V 5962-0723001VXC Radiation Test Report 2014年 11月 12日
EVM ユーザー ガイド (英語) TSW3070EVM: Amplifier Interface to Current Sink DAC - (Rev. A) 2016年 5月 23日
技術記事 QAM modulation levels rising: 1024 QAM and beyond 2014年 2月 26日
その他の技術資料 クロック&タイミング・ソリューション (Rev. A 翻訳版) 2013年 12月 11日
ユーザー・ガイド GC5325 System Evaluation Kit (Rev. F) 2011年 4月 20日
アプリケーション・ノート TLK313x/CDCM7005 Multi-hop Performance 2009年 11月 1日
EVM ユーザー ガイド (英語) TSW4100EVM User's Guide (Rev. A) 2008年 9月 16日
その他の技術資料 TSW3003: RF Transmit Signal Chain Demonstration Kit Bulletin 2006年 9月 28日
ユーザー・ガイド CDCM7005 (BGA Package) Evaluation Module Manual (Rev. A) 2005年 12月 19日
EVM ユーザー ガイド (英語) CDCM7005 (QFN Package) EVM Users Guide (Rev. A) 2005年 12月 19日
アプリケーション・ノート Phase Noise/Phase Jitter Performance of CDCM7005 2005年 7月 26日
EVM ユーザー ガイド (英語) CDCM7005 (QFN Package) EVM Manual 2005年 7月 14日
ユーザー・ガイド CDCM7005 (BGA Package) Evaluation Module Manual 2005年 6月 27日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

ADS5474EVM — ADS5474 14 ビット、400MSPS ADC の評価基板

ADS5474EVM は、TI の 14 ビット、400MSPS ADC である ADS5474 デバイスを評価するための回路基板です。付属のロジック・アナライザ向けブレイクアウト・ボードを活用すると、Agilent E5405A または Tektronix P6980 向けタッチレス・プローブを使用して、ADC の LVDS 出力を直接キャプチャすることができます。

ユーザー・ガイド: PDF
TI.com で取り扱いなし
評価ボード

CDC7005QFN-EVM — CDC7005 QFN パッケージ 評価モジュール

The CDC7005 is a high-performance, low phase noise and low skew clock synchronizer that synchronizes voltage controlled crystal oscillator (VCXO) frequency to an external reference clock; generates very low phase noise (jitter) clock.

The PLL loop bandwidth and damping factor can be adjusted to meet (...)

ユーザー・ガイド: PDF
TI.com で取り扱いなし
評価ボード

CDCM7005BGA-EVM — CDCM7005 BGA パッケージ 評価モジュール

The CDCM7005 is a high-performance, low phase noise and low skew clock synchronizer that synchronizes voltage controlled crystal oscillator (VCXO) frequency to an external reference clock; generates very low phase noise (jitter) clock.

The PLL loop bandwidth and damping factor can be adjusted to (...)

ユーザー・ガイド: PDF
TI.com で取り扱いなし
評価ボード

CDCM7005QFN-EVM — CDCM7005 QFN パッケージ 評価モジュール

TheCDCM7005QFN-EVM is an evaluation module designed to aid in evaluating the performance of the CDCM7005, which is a high-performance, low phase noise and low skew clock synchronizer that synchronizes voltage controlled crystal oscillator (VCXO) frequency to an external reference clock; generates (...)

ユーザー・ガイド: PDF
TI.com で取り扱いなし
評価ボード

DAC5688EVM — DAC5688 評価モジュール

The DAC5688EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' dual-channel 16-bit 800 MSPS digital-to-analog converter (DAC) with wideband LVDS data input, integrated 2x/4x/8x interpolation filters, on-board clock multiplier and PLL, 32-bit NCO and (...)

ユーザー・ガイド: PDF
TI.com で取り扱いなし
シミュレーション・モデル

CDCM7005 IBIS Model RGZ PKG With PKG Parasitics at 1kHz

SCAC062.ZIP (37 KB) - IBIS Model
シミュレーション・モデル

CDCM7005 IBIS Model RGZ PKG With PKG Parasitics at 2GHz (Rev. B)

SCAC061B.ZIP (43 KB) - IBIS Model
シミュレーション・モデル

CDCM7005 IBIS Model ZVA PKG With PKG Parasitics at 2GHz

SCAC060.ZIP (37 KB) - IBIS Model
計算ツール

CDC-CDCM7005-CALC — CDC7005/CDCM7005 PLL ループ帯域カリキュレータ

This tool helps to determine the right divider values (M, N & P) and to choose the filter type and components. This calculator will help to find out the appropriate loop bandwidth, phase margin, jitter peaking, etc. just varying the loop parameters like PFD frequency, filter components, Charge pump (...)
設計ツール

CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア

Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
ガーバー・ファイル

CDCM7005BGA EVM Gerber Files

SCAC064.ZIP (669 KB)
ガーバー・ファイル

CDCM7005QFN EVM Gerber Files

SCAC065.ZIP (567 KB)
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リファレンス・デザイン

TIDA-01187 — 高速データ・コンバータを使用する LIDAR パルス・タイム・オブ・フライト(ToF)のリファレンス・デザイン

高精度で距離を測定するために、タイム・オブ・フライト(ToF)を使用する光学的な手法は、レーザー・セーフティー・スキャナ、レンジ・ファインダー(距離計)、ドローン、ガイダンス・システムなどさまざまなアプリケーションで活用されています。このデザインは、ターゲット識別、サンプリング・レート要件の緩和、簡素化したシグナル・チェーンなど、高速データ・コンバータ・ベースのソリューションにおける利点を詳細に示します。また、このデザインは、光学系、ドライバ、レシーバのフロント・エンド回路や、A/D コンバータ(ADC)、D/A コンバータ(DAC)、信号処理にも対応しています。
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00075 — 高帯域、および、高電圧任意波形ジェネレータ・フロント En

This design shows how to use an active interface with the current sink output of the DAC5682Z - typical applications for this include front ends for arbitrary waveform generators. The EVM includes the DAC5682Z for digital-to-analog conversion, an OPA695 to demonstrate an active interface (...)
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 ダウンロード
BGA (ZVA) 64 オプションの表示
VQFN (RGZ) 48 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ