TDA4APE-Q1
Processor cores:
- Up to Three floating point, vector C7™ DSP, up to 1.0GHz, 240GFLOPS, 768GOPS
- Up to Two Deep-learning matrix multiply accelerator (MMAv2), up to 16TOPS (8b) at 1.0GHz
- Up to Two Vision Processing Accelerators (VPAC) with Image Signal Processor (ISP) and multiple vision assist accelerators
- Depth and Motion Processing Accelerators (DMPAC)
- Four Arm
Cortex-A72 microprocessor
subsystem at up to 2.0GHz
- 2MB shared L2 cache per quad-core Cortex-A72 cluster
- 32KB L1 DCache and 48KB L1 ICache per Cortex-A72 core
- Eight Arm
Cortex-R5F MCUs at up to 1.0GHz
- 32K I-Cache, 32K D-Cache, 64K L2 TCM
- Two Arm Cortex-R5F MCUs in isolated MCU subsystem
- Six Arm Cortex-R5F MCUs in general compute partition
- GPU IMG BXS-4-64, 256kB Cache, up to 800MHz, 50GFLOPS, 4GTexels/s (TDA4VPE)
- Custom-designed interconnect
fabric supporting near max processing entitlement
Memory subsystem:
- Up to 8MB of on-chip L3 RAM with ECC and
coherency
- ECC error protection
- Shared coherent cache
- Supports internal DMA engine
- Up to Two External Memory Interface (EMIF)
modules with ECC
- Supports LPDDR4 memory types
- Supports speeds up to 4266MT/s
- Up to 2x32-b bus with inline ECC up to 34GB/s
- General-Purpose Memory Controller (GPMC)
- 3x512KB on-chip SRAM in MAIN domain, protected by
ECC
Functional Safety:
-
Functional Safety-Compliant targeted (on select part
numbers)
- Developed for functional safety applications
- Documentation available to aid ISO 26262/IEC 61508 functional safety system design up to ASIL D/SIL 3
- Systematic capability up to ASIL-D/SIL-3
- Hardware integrity up to ASIL-D/SIL-3for MCU Domain
- Hardware integrity up to ASIL-B/SIL-2 for Main Domain
- Hardware integrity up to ASIL-D/SIL-3 for Extended MCU (EMCU) portion of the Main Domain
- Safety-related certification
- AEC-Q100 qualified on part number variants ending
in Q1
Device security (on select part numbers):
- Secure boot with secure run-time support
- Customer programmable root key, up to RSA-4K or ECC-512
- Embedded hardware security module
- Crypto hardware accelerators –
PKA with ECC, AES, SHA, RNG, DES and 3DES
High speed serial interfaces:
- Integrated Ethernet switch supporting 4 external ports
- Two ports support 5Gb, 10Gb USXGMII/XFI
- All ports support 1Gb, 2.5Gb SGMII
- All ports can support QSGMII. A maximum of 1 QSGMII can be enabled and uses all 4 internal lanes
- Up to 2x2L/1x4L PCI-Express
(PCIe) Gen3 controllers
- Gen1 (2.5GT/s), Gen2 (5.0GT/s), and Gen3 (8.0GT/s) operation with auto-negotiation
- One USB 3.0 dual-role device (DRD) subsystem
- Enhanced SuperSpeed Gen1 Port
- Supports Type-C switching
- Independently configurable as USB host, USB peripheral, or USB DRD
- Three CSI2.0 4L Camera Serial interface RX (CSI-RX) plus two CSI2.0 4L TX (CSI-TX) with DPHY
- MIPI CSI 1.3 Compliant + MIPI-DPHY 1.2
- CSI-RX supports for 1,2,3, or 4 data lane mode up to 2.5Gbps per lane
- CSI-TX supports for 1,2, or 4 data lane mode up to 2.5Gbps per lane
Ethernet:
- Two RGMII/RMII interfaces
Automotive interfaces:
- Twenty Modular Controller Area Network (MCAN)
modules with full CAN-FD support
Display subsystem:
- Two DSI 4L TX (up to 2.5k)
- One eDP/DP interface with Multi-Display Support (MST)
- One DPI
Audio interfaces:
- Five Multichannel Audio Serial Port (MCASP)
modules
Video acceleration:
- H.264/H.265 Encode/Decode, up to 960MP/s
Flash memory interfaces:
- Embedded MultiMediaCard Interface ( eMMC™ 5.1)
- One Secure Digital 3.0 / Secure Digital Input Output 3.0 interfaces (SD3.0/SDIO3.0
- Universal Flash Storage (UFS 2.1) interface with two lanes
- Two independent flash interfaces configured as
- One OSPI or HyperBus™ or QSPI flash interfaces, and
- One QSPI flash interface
System-on-Chip (SoC) architecture:
- 16-nm FinFET technology
- 27mm × 27mm, 0.8-mm pitch, 1063-pin FCBGA (AND),
enables IPC class 3 PCB routing
TPS6594-Q1 Companion Power Management ICs (PMIC):
- Functional Safety-Compliant support up to ASIL D/SIL 3
- Flexible mapping to support different use cases
The TDA4VPE-Q1 TDA4APE-Q1 processor family is based on the evolutionary Jacinto™ 7 architecture, targeted at ADAS and Autonomous Vehicle (AV) applications and built on extensive market knowledge accumulated over a decade of TI’s leadership in the ADAS processor market. The unique combination high-performance compute, deep-learning engine, dedicated accelerators for signal and image processing in an functional safety compliant targeted architecture make the TDA4VPE-Q1 TDA4APE-Q1 devices a great fit for several imaging, vision, radar, sensor fusion and AI applications such as: Robotics, Mobile machineries, Off-highway vehicle controller, Machine Vision, AI BOX, Gateways, Retail automation, Medical Imaging, and so on. The TDA4VPE-Q1 TDA4APE-Q1 provides high performance compute for both traditional and deep learning algorithms at industry leading power/performance ratios with a high level of system integration to enable scalability and lower costs for advanced automotive platforms supporting multiple sensor modalities in centralized ECUs or stand-alone sensors. Key cores include next generation DSP with scalar and vector cores, dedicated deep learning and traditional algorithm accelerators, latest Arm and GPU processors for general compute, an integrated next generation imaging subsystem (ISP), video codec, Ethernet hub and isolated MCU island. All protected by automotive grade safety and security hardware accelerators.
Key Performance Cores Overview
The next generation C7™ DSP combines TI’s industry leading DSP and EVE cores into a single higher performance core and adds floating point vector calculation capabilities, enabling backward compatibility for legacy code while simplifying software programming. A single instance of the new “MMAv2” deep learning accelerator enables performance up to 8 TOPS within the lowest power envelope in the industry when operating at the typical automotive worst case junction temperature of 125°C. The dedicated ADAS/AV hardware accelerators provide vision pre-processing plus distance and motion processing with no impact on system performance.
General Compute Cores and Integration Overview
Separate four core cluster configuration of Arm Cortex-A72 facilitates multi-OS applications with minimal need for a software hypervisor. Four Arm® Cortex®-R5F subsystems enable low-level, timing critical processing tasks to leave the Arm® Cortex®-A72’s unencumbered for applications. The integrated IMG BXS-4-64 GPU offers up to 50GFLOPS to enable dynamic 3D rendering for enhanced viewing applications. Building on the existing world-class ISP, TI’s 7th generation ISP includes flexibility to process a broader sensor suite, support for higher bit depth, and features targeting analytics applications. Integrated diagnostics and safety features support operations up to ASIL-D/SIL-3 levels while the integrated security features protect data against modern day attacks. To enable systems requiring heavy data bandwidth, a PCIe hub and Gigabit Ethernet switch are included along with CSI-2 ports to support throughput for many sensor inputs. To further the integration, the TDA4VPE-Q1 TDA4APE-Q1 family also includes an MCU island eliminating the need for an external system microcontroller.
技術資料
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
J742S2XH01EVM — TDA4VPE / TDA4APE の評価基板
J742S2XH01EVM 評価基板 (EVM) は、車載と産業用の市場全体にわたるビジョン分析とネットワークの各アプリケーションで、TDA4VPE-Q1 と TDA4APE-Q1 の各プロセッサを評価するためのプラットフォームです。これらのプロセッサは、マルチカメラ、センサ フュージョン、ADAS (先進運転支援システム) ドメイン制御の各アプリケーションで、特に優れた性能を発揮します。J742S2XH01EVM は、プロセッサ SDK のサポート対象です。この評価基板には、基礎的なドライバ、コンピューティングとビジョン向けのカーネル、Jacinto™ 7 (...)
LB-3P-TRACE32-ARM — Arm® ベースのマイコンおよびプロセッサ用Lauterbach TRACE32® デバッグおよびトレースシステム
LauterbachのTRACE32® ツールは最先端のハードウェア/ソフトウェアコンポーネントのスイートで、あらゆる種類の Arm® ベースのマイコンとプロセッサの分析、最適化、認証を実行できます。組込みシステムと SoC 向けの世界的に有名なデバッグ/トレースソリューションは、初期のシリコン開発前の段階から製品認証やトラブルシューティングに至る、あらゆる開発段階に最適なソリューションです。Lauterbach (...)
TSK-3P-BLUEBOX — TASKING BlueBox hardware debugger
TASKING’s Debug, Trace, and Test tools offer comprehensive solutions for efficient debugging, tracing, and testing of TI's embedded systems. The scalable TASKING BlueBox debuggers allow users to easily flash, debug, and test across TI's portfolio. Development on TI hardware is made even easier with (...)
J742S2-PROCESSOR-LINUX-SDK — Linux® SDK for TDA4APE-Q1 and TDA4VPE-Q1
J742S2 プロセッサ SDK (ソフトウェア開発キット) RTOS (リアルタイム オペレーティング システム) を、プロセッサ SDK Linux® またはプロセッサ SDK QNX® と組み合わせると、TI の Jacinto™ プラットフォームに属する TDA4APE-Q1 と TDA4VPE-Q1 の各 SoC (システム オン チップ) に適したマルチプロセッサ ソフトウェア開発プラットフォームを形成できます。
J742S2-PROCESSOR-SDK は、各種ソフトウェア ツールとコンポーネントで構成された包括的なセットを提供し、アプリケーションの開発と、サポート対象の (...)
J742S2-PROCESSOR-QNX-SDK — QNX SDK for TDA4APE-Q1 and TDA4VPE-Q1
J742S2 プロセッサ SDK (ソフトウェア開発キット) RTOS (リアルタイム オペレーティング システム) を、プロセッサ SDK Linux® またはプロセッサ SDK QNX® と組み合わせると、TI の Jacinto™ プラットフォームに属する TDA4APE-Q1 と TDA4VPE-Q1 の各 SoC (システム オン チップ) に適したマルチプロセッサ ソフトウェア開発プラットフォームを形成できます。
J742S2-PROCESSOR-SDK は、各種ソフトウェア ツールとコンポーネントで構成された包括的なセットを提供し、アプリケーションの開発と、サポート対象の (...)
J742S2-PROCESSOR-RTOS-SDK — RTOS SDK for TDA4APE-Q1 and TDA4VPE-Q1
J742S2 プロセッサ SDK (ソフトウェア開発キット) RTOS (リアルタイム オペレーティング システム) を、プロセッサ SDK Linux® またはプロセッサ SDK QNX® と組み合わせると、TI の Jacinto™ プラットフォームに属する TDA4APE-Q1 と TDA4VPE-Q1 の各 SoC (システム オン チップ) に適したマルチプロセッサ ソフトウェア開発プラットフォームを形成できます。
J742S2-PROCESSOR-SDK は、各種ソフトウェア ツールとコンポーネントで構成された包括的なセットを提供し、アプリケーションの開発と、サポート対象の (...)
CCSTUDIO — Code Composer Studio 統合開発環境（IDE）
CCStudio™ IDE is part of TI's extensive CCStudio™ development ecosystem and is an integrated development environment for TI's microcontrollers, processors, wireless connectivity devices, and radar sensors. CCStudio IDE is available as desktop or cloud-based applications. The cloud version (...)
TSK-3P-VX-TOOLSET — Arm 向け TASKING VX-toolset
Arm 向け VX-toolset は、特定の Cortex-M および Cortex-R コア デバイス上のセーフティ クリティカルな組込みソフトウェア開発向けの認定取得済みコンパイラ ツールチェーンです。Eclipse IDE の統合、高度なマルチコア サポート、TASKING 社の BlueBox デバッガとの互換性を備えており、VX-toolset によって開発を簡略化できます。TÜV NORD によって ISO 26262 の最高レベル ASIL D と ISO 21434 への準拠を認証済み。
WHIS-3P-SAFERTOS — WITTENSTEIN SAFERTOS の事前認証取得済み安全対応 RTOS
SAFERTOS® は、組込みプロセッサに適した独自のリアルタイム オペレーティング システムです。TÜV SÜD から、IEC 61508 SIL3 と ISO 26262 ASIL D の各規格に対する事前認証取得済みです。SAFERTOS® は、WHIS のエキスパート チームが安全性を重視して特化型製作したもので、世界各地の安全重視アプリケーションが採用しています。WHIS とテキサス・インスツルメンツは 10 年以上にわたる協力関係を維持してきました。この間、WHIS は SafeRTOS® を幅広い TI (...)
J742S2-SW — J742S2 software
USIT-3P-SECIC-HSM — UNI-Sentry SecIC-HSM ファームウェア
SecIC-HSM は、MCU/SoC チップに必要なサイバーセキュリティ要件を満たすように設計されています。HSM ファームウェアは、自動車、新エネルギー、太陽光発電、ロボット工学、医療、航空などの分野に適用できます。提供されているサイバーセキュリティ機能には、セキュア ブート、セキュア通信 (SecOC)、セキュア診断、セキュア ストレージ、セキュア更新、セキュア デバッグ、鍵管理などがあります。SecIC-HSM の利点：チップ シリーズ全体で包括的なソフトウェア互換性、業界をリードする性能、30 近い OEM (自動車メーカー) が提供する量産車両に導入済み、300 (...)
USIT-3P-SECIC-PQC — UNI-Sentry SecIC-PQC アルゴリズム ファームウェア
Uni-Sentry のセキュリティ ソリューションは、従来の暗号アルゴリズムに量子コンピュータがもたらす復号化の脅威に対抗できる PQC アルゴリズムを採用しています。PQC ファームウェアは、ハードウェア セキュリティ モジュール（HSM）との組み合わせで最適化され、ハードウェア アクセラレーションとセキュリティ拡張機能を活用して、暗号化アルゴリズムの実行効率とセキュリティを向上させます。
Uni-Sentry は、世界的な量子コンピューティングの進歩を継続的に監視し、アルゴリズム ポートフォリオを更新しています。現在の PQC 製品の機能は次のとおりです。
- SP 800-208: (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| FCBGA (AND) | 1063 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。