TLC3555

アクティブ

リセット端子にプルアップ抵抗内蔵した高速 CMOS タイマ

製品詳細

Function General-purpose timer Iq (typ) (mA) 0.2 Rating Catalog Operating temperature range (°C) -40 to 125 Supply voltage (max) (V) 18 Supply voltage (min) (V) 1.5
Function General-purpose timer Iq (typ) (mA) 0.2 Rating Catalog Operating temperature range (°C) -40 to 125 Supply voltage (max) (V) 18 Supply voltage (min) (V) 1.5
SOT-23-THN (DDF) 8 8.12 mm² 2.9 x 2.8
  • Very-low power consumption
    • 1mW (typical) at VDD = 5V
  • Astable operation up to 3MHz
  • CMOS output capable of swinging rail to rail
  • High-output-current capability
    • Sink 200mA
    • Source 50mA
  • Output fully compatible with CMOS, TTL, and MOS logic
  • Integrated RESET pullup to VDD
  • Power-on reset to known state
  • Integrated thermal shutdown protection
  • Single-supply operation from 1.5V to 18V
  • Very-low power consumption
    • 1mW (typical) at VDD = 5V
  • Astable operation up to 3MHz
  • CMOS output capable of swinging rail to rail
  • High-output-current capability
    • Sink 200mA
    • Source 50mA
  • Output fully compatible with CMOS, TTL, and MOS logic
  • Integrated RESET pullup to VDD
  • Power-on reset to known state
  • Integrated thermal shutdown protection
  • Single-supply operation from 1.5V to 18V

The TLC3555 is a monolithic timing circuit fabricated using a TI CMOS process. The timer is fully compatible with CMOS, TTL, and MOS logic and operates at frequencies to 3MHz and even beyond. The TLC3555 improves upon the existing TLC555 from both a performance and feature standpoint, with tighter specification tolerances and additional features, such as thermal shutdown and power-on reset.

The trigger, threshold, and reset logic of the TLC3555 follow the same truth table as the TLC555. Set the reset pin (RESET) high for typical operation, or set the reset pin low to reset the flip-flop and force the output low. The TLC3555 features an internal pullup resistor from RESET to VDD, which can reduce passive count and save board area.

As a result of low propagation delay and rapid rise and fall times, the TLC3555 supports higher-frequency astable operation than previous timers such as the NE555 and TLC555. At a 15V supply, the TLC3555 achieves a clean square wave at 3.1MHz in TI’s conventional astable test circuit. When used as an oscillator, with the output and inputs tied together, the TLC3555 achieves an oscillatory frequency of 7.2MHz. Circuit parasitics dominate the response at high frequencies. In addition to the D package, which is pin-to-pin compatible with the TLC555, the TLC3555 is offered in a DDF package that enables concise implementations with reduced parasitics.

The TLC3555 is a monolithic timing circuit fabricated using a TI CMOS process. The timer is fully compatible with CMOS, TTL, and MOS logic and operates at frequencies to 3MHz and even beyond. The TLC3555 improves upon the existing TLC555 from both a performance and feature standpoint, with tighter specification tolerances and additional features, such as thermal shutdown and power-on reset.

The trigger, threshold, and reset logic of the TLC3555 follow the same truth table as the TLC555. Set the reset pin (RESET) high for typical operation, or set the reset pin low to reset the flip-flop and force the output low. The TLC3555 features an internal pullup resistor from RESET to VDD, which can reduce passive count and save board area.

As a result of low propagation delay and rapid rise and fall times, the TLC3555 supports higher-frequency astable operation than previous timers such as the NE555 and TLC555. At a 15V supply, the TLC3555 achieves a clean square wave at 3.1MHz in TI’s conventional astable test circuit. When used as an oscillator, with the output and inputs tied together, the TLC3555 achieves an oscillatory frequency of 7.2MHz. Circuit parasitics dominate the response at high frequencies. In addition to the D package, which is pin-to-pin compatible with the TLC555, the TLC3555 is offered in a DDF package that enables concise implementations with reduced parasitics.

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート TLC3555 High-Speed CMOS Timer データシート PDF | HTML 2026年 5月 19日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
SOT-23-THN (DDF) 8 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブ拠点
  • アセンブリ拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ