TLC3555
- 超低消費電力
- VDD = 5V で 1mA (標準値)
- 最大 3MHz の非安定動作
- レール ツー レールにスイング可能な CMOS 出力
- 高い出力電流能力
- 200mA (シンク)
- 50mA (ソース)
- 出力は CMOS、TTL、MOS と完全互換
- RESET から VDD へのプルアップを内蔵
- 既知の状態へのパワーオン リセット
- サーマル シャットダウン保護内蔵
- 1.5V~18V の単一電源動作
TLC3555 は、TI の CMOS プロセスを用いて製造されたモノリシック タイミング回路です。このタイマは、CMOS、TTL、MOS ロジックと完全互換であり、3MHz まで、さらにはそれを超える周波数でも動作します。TLC3555 は、性能と機能の両方の観点から既存の TLC555 を改良したものであり、より厳格な仕様許容誤差に加え、サーマル シャットダウンやパワーオン リセットなどの追加機能も備えています。
TLC3555 のトリガ、スレッショルド、リセットのロジックは、TLC555 と同じ真理値表に従います。リセット ピン (RESET) を High に設定すると標準的な動作になり、リセット ピンを Low に設定すると、フリップ フロップがリセットされて、出力が強制的に Low になります。TLC3555 は、RESET から VDD への内部プルアップ抵抗を備えているため、受動部品数を減らし、基板面積を削減できます。
伝搬遅延時間が短く、立ち上がりおよび立ち下がり時間が短いため、TLC3555 は、NE555 や TLC555 など従来のタイマよりも高い周波数の非安定動作をサポートしています。TLC3555 は、電源電圧が 15V の場合、TI の従来型非安定テスト回路で 3.1MHz のクリーンな方形波を実現します。TLC3555 を発振器として使用し、出力と入力を互いに接続すると、7.2MHz の発振周波数が得られます。高い周波数での応答は、回路の寄生成分が支配的です。TLC555 とピン互換の D パッケージに加えて、TLC3555 は DDF パッケージでも供給されるため、寄生成分を低減しながら簡潔な実装が可能です。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | TLC3555 高速 CMOS タイマ データシート | PDF | HTML | 2026年 5月 26日 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| SOT-23-THN (DDF) | 8 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブ拠点
- アセンブリ拠点