ホーム インターフェイス イーサネット IC イーサネット・リタイマ、リドライバ、マルチプレクサ、バッファ
ホーム
インターフェイス
イーサネット IC
イーサネット・リタイマ、リドライバ、マルチプレクサ、バッファ

TLK1002A

アクティブ

1.0 ～ 1.3Gbps、デュアル・シグナル・コンディショニング・トランシーバ

ご注文はこちら
データシート

TLK1002A

アクティブ
データシート ご注文はこちら

製品詳細

Type Retimer Number of channels 2 Input compatibility CMOS Speed (max) (Gbps) 1.3 Protocols Telecom SerDes Operating temperature range (°C) 0 to 70
Type Retimer Number of channels 2 Input compatibility CMOS Speed (max) (Gbps) 1.3 Protocols Telecom SerDes Operating temperature range (°C) 0 to 70
VQFN (RGE) 24 16 mm² 4 x 4
  • Fully Integrated Signal Conditioning
    Transceiver
  • 1.0-1.3 Gbps Operation
  • Low Power CMOS Design (<300 mW)
  • High Differential Output Voltage Swing (1600 mVp-p typical)
  • 400 mVp-p Differential Input Sensitivity
  • High Input Jitter Tolerance 0.606 UI
  • Single 1.8 V Power Supply
  • 2.5 V Tolerant Control Inputs
  • Differential VML Transmit Outputs With No External Components Necessary
  • No External Filter Components Required for PLLs
  • Supports Loop-Back Modes
  • Temperature Rating 0°C to 70°C
  • Small Footprint 4 mm × 4 mm 24-Lead QFN Package
  • APPLICATIONS
    • Resynchronization in Both Directions for 1.25 Gbps Links
    • Repeater for 1.0625 Gbps Applications
  • Fully Integrated Signal Conditioning
    Transceiver
  • 1.0-1.3 Gbps Operation
  • Low Power CMOS Design (<300 mW)
  • High Differential Output Voltage Swing (1600 mVp-p typical)
  • 400 mVp-p Differential Input Sensitivity
  • High Input Jitter Tolerance 0.606 UI
  • Single 1.8 V Power Supply
  • 2.5 V Tolerant Control Inputs
  • Differential VML Transmit Outputs With No External Components Necessary
  • No External Filter Components Required for PLLs
  • Supports Loop-Back Modes
  • Temperature Rating 0°C to 70°C
  • Small Footprint 4 mm × 4 mm 24-Lead QFN Package
  • APPLICATIONS
    • Resynchronization in Both Directions for 1.25 Gbps Links
    • Repeater for 1.0625 Gbps Applications

TLK1002A is a single-chip dual signal conditioning transceiver.

This chip supports data rates from 1.0 Gbps up to 1.3 Gbps. An on-chip clock generation phase-locked loop (PLL) generates the required half-rate clock from an externally applied reference clock. This reference clock equals approximately one tenth of the data rate. It may be off frequency from both received data streams by up to ±200 ppm.

Both data paths are implemented identical. The implemented input buffers provide an input sensitivity of 400 mVp-p differential.

The data paths tolerate up to 0.606 UI total input jitter. Signal retiming is performed by means of phase-locked loop (PLL) circuits. The retimed output signals are fed to VML output buffers, which provide output amplitudes of typical 1600mVp-p differential across the external 2x50 load.

TLK1002A only requires a single 1.8 V supply voltage. Robust design avoids the necessity of special off-chip supply filtering.

Advanced low power CMOS design leads to low power consumption.

TLK1002A is a single-chip dual signal conditioning transceiver.

This chip supports data rates from 1.0 Gbps up to 1.3 Gbps. An on-chip clock generation phase-locked loop (PLL) generates the required half-rate clock from an externally applied reference clock. This reference clock equals approximately one tenth of the data rate. It may be off frequency from both received data streams by up to ±200 ppm.

Both data paths are implemented identical. The implemented input buffers provide an input sensitivity of 400 mVp-p differential.

The data paths tolerate up to 0.606 UI total input jitter. Signal retiming is performed by means of phase-locked loop (PLL) circuits. The retimed output signals are fed to VML output buffers, which provide output amplitudes of typical 1600mVp-p differential across the external 2x50 load.

TLK1002A only requires a single 1.8 V supply voltage. Robust design avoids the necessity of special off-chip supply filtering.

Advanced low power CMOS design leads to low power consumption.
filter その他の イーサネット・リタイマ、リドライバ、マルチプレクサ、バッファ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート Dual Signal Conditioning Transceiver データシート 2005年 6月 28日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リクエスト
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
オプションの表示
パッケージ ピン数 ダウンロード
VQFN (RGE) 24 オプションの表示
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ