홈 마이크로컨트롤러(MCU) 및 프로세서 마이크로프로세서 및 DSP 멀티미디어 및 산업용 네트워킹 SoC
홈
마이크로컨트롤러(MCU) 및 프로세서
마이크로프로세서 및 DSP
멀티미디어 및 산업용 네트워킹 SoC

66AK2L06

활성

멀티코어 DSP+ARM KeyStone II 시스템온칩(SoC)

지금 주문하기
데이터 시트

66AK2L06

활성
데이터 시트 지금 주문하기

제품 상세 정보

CPU 32-/64-bit PCIe 2 PCIe Gen2 Hardware accelerators Digital Front End, FFT Coprocessor Features 4 lanes JESD204B Operating system INTEGRITY, Linux, Neutrino, PrOS, Windows Embedded CE Security Cryptographic acceleration, Device attestation & anti-counterfeit, Secure boot Rating Catalog Operating temperature range (°C) -40 to 100
CPU 32-/64-bit PCIe 2 PCIe Gen2 Hardware accelerators Digital Front End, FFT Coprocessor Features 4 lanes JESD204B Operating system INTEGRITY, Linux, Neutrino, PrOS, Windows Embedded CE Security Cryptographic acceleration, Device attestation & anti-counterfeit, Secure boot Rating Catalog Operating temperature range (°C) -40 to 100
FCBGA (CMS) 900 625 mm² (25 mm × 25 mm)
  • Four TMS320C66x DSP Core Subsystems (C66x
    CorePacs), Each With
    • 1.0 GHz or 1.2 GHz C66x Fixed/Floating-Point
      DSP Core
      • 38.4 GMacs/Core for Fixed Point @ 1.2 GHz
      • 19.2 GFlops/Core for Floating Point @ 1.2
        GHz
    • Memory
      • 32K Byte L1P Per CorePac
      • 32K Byte L1D PerCorePac
      • 1024K Byte Local L2 Per CorePac
  • ARM CorePac
    • Two ARM® Cortex®-A15 MPCore™ Processors
      at Up to 1.2 GHz
    • 1MB L2 Cache Memory Shared by Two ARM
      Cores
    • Full Implementation of ARMv7-A Architecture
      Instruction Set
    • 32KB L1 Instruction and Data Caches per Core
    • AMBA 4.0 AXI Coherency Extension (ACE)
      Master Port, Connected to MSMC for Low
      Latency Access to Shared MSMC SRAM
  • Multicore Shared Memory Controller (MSMC)
    • 2 MB SRAM Memory Shared by Four DSP
      CorePacs and One ARM CorePac
    • Memory Protection Unit for Both MSM SRAM
      and DDR3_EMIF
  • On-chip Standalone RAM (OSR) - 1MB On-Chip
    SRAM for Additional Shared Memory
  • Hardware Coprocessors
    • Two Fast Fourier Transform Coprocessors
      • Support Up to 1200 Msps at FFT Size 1024
      • Support Max FFT Size 8192
  • Multicore Navigator
    • 8k Multi-Purpose Hardware Queues with Queue
      Manager
    • Packet-Based DMA for Zero-Overhead
      Transfers
  • Network Coprocessor
    • Packet Accelerator Enables Support for
      • 1 Gbps Wire Speed Throughput at 1.5
        MPackets Per Second
    • Security AcceleratorEngine Enables Support for
      • IPSec, SRTP, and SSL/TLS Security
      • ECB, CBC, CTR, F8,CCM, GCM, HMAC,
        CMAC, GMAC, AES, DES, 3DES, SHA-1,
        SHA-2 (256-bit Hash), MD5
      • Up to 6.4 Gbps IPSec
    • Ethernet Subsystem
    • Peripherals
      • DigitalFront End (DFE) Subsystem
        • Support up to Four Lane JESD204A/B (7.37
          Gbps Line Rate Max.) Interface to Multiple
          Data Converters
        • Integration of Digital Down/Up-Conversion
          (DDC/DUC) Module
      • IQNet Subsystem
        • Transporting data streams to an integrated
          Digital Front End (DFE)
      • Two One-Lane PCIe Gen2 Interfaces
        • Supports Up to 5 GBaud
      • Three Enhanced Direct Memory Access (EDMA)
        Controllers
      • 72-Bit DDR3 Interface, Speeds Up to 1600 MHz
      • EMIF16 Interface
      • USB 3.0 Interface
      • USIM Interface
      • Four UART Interfaces
      • Three I2C Interfaces
      • 64 GPIO Pins
      • Three SPI Interfaces
      • Semaphore Module
      • Fourteen 64-Bit Timers
    • Commercial Case Temperature:
      • 0°C to 100°C
    • Extended Case Temperature:
      • –40°C to 100°C
  • Four TMS320C66x DSP Core Subsystems (C66x
    CorePacs), Each With
    • 1.0 GHz or 1.2 GHz C66x Fixed/Floating-Point
      DSP Core
      • 38.4 GMacs/Core for Fixed Point @ 1.2 GHz
      • 19.2 GFlops/Core for Floating Point @ 1.2
        GHz
    • Memory
      • 32K Byte L1P Per CorePac
      • 32K Byte L1D PerCorePac
      • 1024K Byte Local L2 Per CorePac
  • ARM CorePac
    • Two ARM® Cortex®-A15 MPCore™ Processors
      at Up to 1.2 GHz
    • 1MB L2 Cache Memory Shared by Two ARM
      Cores
    • Full Implementation of ARMv7-A Architecture
      Instruction Set
    • 32KB L1 Instruction and Data Caches per Core
    • AMBA 4.0 AXI Coherency Extension (ACE)
      Master Port, Connected to MSMC for Low
      Latency Access to Shared MSMC SRAM
  • Multicore Shared Memory Controller (MSMC)
    • 2 MB SRAM Memory Shared by Four DSP
      CorePacs and One ARM CorePac
    • Memory Protection Unit for Both MSM SRAM
      and DDR3_EMIF
  • On-chip Standalone RAM (OSR) - 1MB On-Chip
    SRAM for Additional Shared Memory
  • Hardware Coprocessors
    • Two Fast Fourier Transform Coprocessors
      • Support Up to 1200 Msps at FFT Size 1024
      • Support Max FFT Size 8192
  • Multicore Navigator
    • 8k Multi-Purpose Hardware Queues with Queue
      Manager
    • Packet-Based DMA for Zero-Overhead
      Transfers
  • Network Coprocessor
    • Packet Accelerator Enables Support for
      • 1 Gbps Wire Speed Throughput at 1.5
        MPackets Per Second
    • Security AcceleratorEngine Enables Support for
      • IPSec, SRTP, and SSL/TLS Security
      • ECB, CBC, CTR, F8,CCM, GCM, HMAC,
        CMAC, GMAC, AES, DES, 3DES, SHA-1,
        SHA-2 (256-bit Hash), MD5
      • Up to 6.4 Gbps IPSec
    • Ethernet Subsystem
    • Peripherals
      • DigitalFront End (DFE) Subsystem
        • Support up to Four Lane JESD204A/B (7.37
          Gbps Line Rate Max.) Interface to Multiple
          Data Converters
        • Integration of Digital Down/Up-Conversion
          (DDC/DUC) Module
      • IQNet Subsystem
        • Transporting data streams to an integrated
          Digital Front End (DFE)
      • Two One-Lane PCIe Gen2 Interfaces
        • Supports Up to 5 GBaud
      • Three Enhanced Direct Memory Access (EDMA)
        Controllers
      • 72-Bit DDR3 Interface, Speeds Up to 1600 MHz
      • EMIF16 Interface
      • USB 3.0 Interface
      • USIM Interface
      • Four UART Interfaces
      • Three I2C Interfaces
      • 64 GPIO Pins
      • Three SPI Interfaces
      • Semaphore Module
      • Fourteen 64-Bit Timers
    • Commercial Case Temperature:
      • 0°C to 100°C
    • Extended Case Temperature:
      • –40°C to 100°C

The 66AK2L06 KeyStone SoC is a member of the C66x family based on TI's new KeyStone II Multicore SoC Architecture and is a low-power solution with integrated JESD204B lanes that meets the more stringent power, size, and cost requirements of applications requiring connectivity with ADC and DAC based applications. The device’s ARM and DSP cores deliver exceptional processing power on platforms requiring high signal and control processing.

TI’s KeyStone II Architecture provides a programmable platform integrating various subsystems (ARM CorePac, C66x CorePacs, IP network, Digital Front End, and FFT processing) and uses a queue-based communication system that allows the SoC resources to operate efficiently and seamlessly. This unique SoC architecture also includes a TeraNet switch that enables the wide mix of system elements, from programmable cores to dedicated coprocessors and high-speed IO, to each operate at maximum efficiency with no blocking or stalling.

The addition of the ARM CorePac in the 66AK2L06 device enables the ability for complex control code processing on-chip. Operations such as housekeeping and management processing can be performed with the Cortex-A15 processor.

TI’s new C66x core launches a new era of DSP technology by combining fixed-point and floating-point computational capability in the processor without sacrificing speed, size, or power consumption. The raw computational performance is an industry-leading 38.4 GMACS/core and 19.2 Gflops/core (@ 1.2 GHz operating frequency). The C66x is also 100% backward compatible with software for C64x+ devices. The C66x CorePac incorporates 90 new instructions targeted for floating point (FPi) and vector math oriented (VPi) processing.

The 66AK2L06 contains many coprocessors to offload the bulk of the processing demands of higher layers of application. This keeps the cores free for algorithms and other differentiating functions. The SoC contains multiple copies of key coprocessors such as the FFTC. The architectural elements of the SoC (Multicore Navigator) ensure that data is processed without any CPU intervention or overhead, allowing the system to make optimal use of its resources.

TI’s scalable multicore SoC architecture solutions provide developers with a range of software-compatible and hardware-compatible devices to minimize development time and maximize reuse.

The 66AK2L06 device has a complete set of development tools that includes: a C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows and Linux debugger interface for visibility into source code execution.

The 66AK2L06 KeyStone SoC is a member of the C66x family based on TI's new KeyStone II Multicore SoC Architecture and is a low-power solution with integrated JESD204B lanes that meets the more stringent power, size, and cost requirements of applications requiring connectivity with ADC and DAC based applications. The device’s ARM and DSP cores deliver exceptional processing power on platforms requiring high signal and control processing.

TI’s KeyStone II Architecture provides a programmable platform integrating various subsystems (ARM CorePac, C66x CorePacs, IP network, Digital Front End, and FFT processing) and uses a queue-based communication system that allows the SoC resources to operate efficiently and seamlessly. This unique SoC architecture also includes a TeraNet switch that enables the wide mix of system elements, from programmable cores to dedicated coprocessors and high-speed IO, to each operate at maximum efficiency with no blocking or stalling.

The addition of the ARM CorePac in the 66AK2L06 device enables the ability for complex control code processing on-chip. Operations such as housekeeping and management processing can be performed with the Cortex-A15 processor.

TI’s new C66x core launches a new era of DSP technology by combining fixed-point and floating-point computational capability in the processor without sacrificing speed, size, or power consumption. The raw computational performance is an industry-leading 38.4 GMACS/core and 19.2 Gflops/core (@ 1.2 GHz operating frequency). The C66x is also 100% backward compatible with software for C64x+ devices. The C66x CorePac incorporates 90 new instructions targeted for floating point (FPi) and vector math oriented (VPi) processing.

The 66AK2L06 contains many coprocessors to offload the bulk of the processing demands of higher layers of application. This keeps the cores free for algorithms and other differentiating functions. The SoC contains multiple copies of key coprocessors such as the FFTC. The architectural elements of the SoC (Multicore Navigator) ensure that data is processed without any CPU intervention or overhead, allowing the system to make optimal use of its resources.

TI’s scalable multicore SoC architecture solutions provide developers with a range of software-compatible and hardware-compatible devices to minimize development time and maximize reuse.

The 66AK2L06 device has a complete set of development tools that includes: a C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows and Linux debugger interface for visibility into source code execution.
filter 기타 멀티미디어 및 산업용 네트워킹 SoC 찾기
다운로드 스크립트와 함께 비디오 보기 비디오
타사를 통해 지원

이 제품은 TI에서 지속적으로 직접 설계 지원을 제공하지 않습니다. 설계 작업 중 지원을 받으려면 다음 타사에 문의할 수 있습니다. Azcom Technology.

기술 자료

검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
67개 모두 보기
상위 문서 유형 직함 형식 옵션 최신 영어 버전 다운로드 날짜
* 데이터 시트 66AK2L06 Multicore DSP+ARM KeyStone II System-on-Chip (SoC) datasheet 2015. 4. 21
* 정오표 66AK2Lxx Multicore DSP+ARM KeyStone II SOC (Silicon Revision 1.0) 2015. 4. 20
애플리케이션 노트 DDR3 Design Requirements for KeyStone Devices (Rev. D) PDF | HTML 2022. 7. 7
애플리케이션 노트 Keystone Error Detection and Correction EDC ECC (Rev. A) 2021. 6. 25
애플리케이션 노트 Using Arm ROM Bootloader on Keystone II Devices PDF | HTML 2019. 6. 4
사용 설명서 KeyStone II Architecture Universal Serial Bus 3.0 (USB 3.0) (Rev. A) 2017. 8. 21
애플리케이션 노트 Thermal Design Guide for DSP and Arm Application Processors (Rev. B) 2017. 8. 14
사용 설명서 Phase-Locked Loop (PLL) for KeyStone Devices User's Guide (Rev. I) 2017. 7. 26
설계 가이드 Wideband Receiver With 66AK2L06 JESD204B Attach to ADC32RF80 Reference Design 2016. 9. 23
애플리케이션 노트 Keystone EDMA FAQ 2016. 9. 1
Third party document XEVMK2LX Quick Setup Guide 2016. 8. 3
Third party document Download XEVMK2LX schematics, bill of materials and design guide 2016. 8. 3
사용 설명서 Serializer/Deserializer (SerDes) for KeyStone II Devices User Guide (Rev. A) 2016. 7. 27
애플리케이션 노트 Power Management of KS2 Device (Rev. C) 2016. 7. 15
애플리케이션 노트 66AK2L06 JESD Attach to ADC12J4000/DAC38J84 Getting Started Guide (Rev. B) 2016. 6. 20
기술 문서 How to complete your RF sampling solution PDF | HTML 2016. 5. 18
애플리케이션 노트 SERDES Link Commissioning on KeyStone I and II Devices 2016. 4. 13
기술 문서 Accelerating the Fast Fourier Transform (FFT/iFFT) by 10x and more PDF | HTML 2016. 3. 2
백서 Multicore SoCs stay a step ahead of SoC FPGAs 2016. 2. 23
애플리케이션 노트 TI DSP Benchmarking PDF | HTML 2016. 1. 13
애플리케이션 노트 Throughput Performance Guide for KeyStone II Devices (Rev. B) 2015. 12. 22
백서 Optimizing Modern Radar Systems using Low- Latency, High-Performance FFT Coproce 2015. 12. 17
기술 문서 Are 66AK2L06 SoCs an answer to miniaturization of test and measurement equipment? PDF | HTML 2015. 12. 2
백서 Optimizing your test and measurement solution by leveraging the most integrated 2015. 11. 3
설계 가이드 66AK2L06 JESD Attach to ADC12J4000 / DAC38J84 Design Guide (Rev. A) 2015. 10. 22
애플리케이션 노트 Keystone II DDR3 Debug Guide 2015. 10. 16
애플리케이션 노트 System solution for avionics & defense 2015. 9. 23
애플리케이션 노트 TPS544Bxx/TPS544Cxx Powering TCI6630K2L in Smart Reflex Class 0 TC Mode 2015. 9. 18
기술 문서 Summertime showdown: DSPs vs FPGAs PDF | HTML 2015. 7. 9
사용 설명서 Enhanced Direct memory Access 3 (EDMA3) for KeyStone Devices User's Guide (Rev. B) PDF | HTML 2015. 5. 6
기술 문서 Wireless infrastructure - Now simpler and more accessible! PDF | HTML 2015. 5. 5
사용 설명서 Gigabit Ethernet (GbE) Switch SS for K2E & K2L Devices User's Guide (Rev. A) 2015. 4. 28
Product overview 66AK2L06 SoC Product Bulletin 2015. 4. 15
사용 설명서 Multicore Navigator (CPPI) for KeyStone Architecture User's Guide (Rev. H) PDF | HTML 2015. 4. 9
백서 Optimizing synthetic aperture radar design with TI's integrated 66AK2L06 SoC 2015. 4. 9
사용 설명서 DDR3 Memory Controller for KeyStone II Devices User's Guide (Rev. C) 2015. 3. 27
사용 설명서 Digital Front End (DFE) for Keystone II Devices User's Guide (Rev. A) 2015. 3. 23
백서 Ready to make the jump to JESD204B? White Paper (Rev. B) 2015. 3. 19
사용 설명서 Fast Fourier Transform Coprocessor (FFTC) for KeyStone II Devices User's Guide (Rev. A) 2015. 2. 11
애플리케이션 노트 Keystone II DDR3 Initialization 2015. 1. 26
사용 설명서 IQN2 for KeyStone II Devices User's Guide (Rev. A) 2014. 10. 1
사용 설명서 Power Sleep Controller (PSC) for KeyStone Devices User's Guide (Rev. C) 2014. 9. 4
사용 설명서 Security Accelerator 2 (SA2) for K2E and K2L Devices User's Guide 2014. 8. 19
사용 설명서 Packet Accelerator 2 (PA2) for K2E and K2L Devices User's Guide 2014. 8. 19
사용 설명서 Network Coprocessor (NETCP) for K2E and K2L Devices User's Guide 2014. 8. 13
애플리케이션 노트 Hardware Design Guide for KeyStone II Devices 2014. 3. 24
사용 설명서 Debug and Trace for KeyStone II Devices User's Guide 2013. 7. 26
사용 설명서 DSP Bootloader for KeyStone Architecture User's Guide (Rev. C) 2013. 7. 15
사용 설명서 Memory Protection Unit (MPU) for KeyStone Devices User's Guide (Rev. A) 2013. 6. 28
사용 설명서 C66x CorePac User's Guide (Rev. C) 2013. 6. 28
사용 설명서 Multicore Shared Memory Controller (MSMC) User Guide for KeyStone II Devices 2012. 11. 12
사용 설명서 ARM CorePac User Guide for KeyStone II Devices 2012. 10. 31
애플리케이션 노트 Multicore Programming Guide (Rev. B) 2012. 8. 29
사용 설명서 Semaphore2 Hardware Module for KeyStone Devices User's Guide (Rev. A) 2012. 4. 24
사용 설명서 Serial Peripheral Interface (SPI) for KeyStone Devices User’s Guide (Rev. A) 2012. 3. 30
사용 설명서 Chip Interrupt Controller (CIC) for KeyStone Devices User's Guide (Rev. A) 2012. 3. 27
사용 설명서 64-Bit Timer (Timer64) for KeyStone Devices User's Guide (Rev. A) 2012. 3. 22
애플리케이션 노트 PCIe Use Cases for KeyStone Devices 2011. 12. 13
애플리케이션 노트 Introduction to TMS320C6000 DSP Optimization 2011. 10. 6
사용 설명서 Inter-Integrated Circuit (I2C) for KeyStone Devices User's Guide 2011. 9. 2
사용 설명서 External Memory Interface (EMIF16) for KeyStone Devices User's Guide (Rev. A) 2011. 5. 24
백서 Software and Hardware Design Challenges Due to Dynamic Raw NAND Market 2011. 5. 19
애플리케이션 노트 Optimizing Loops on the C66x DSP 2010. 11. 9
사용 설명서 General-Purpose Input/Output (GPIO) forKeyStone Devices User's Guide 2010. 11. 9
사용 설명서 C66x CPU and Instruction Set Reference Guide 2010. 11. 9
애플리케이션 노트 Clocking Design Guide for KeyStone Devices 2010. 11. 9
사용 설명서 C66x DSP Cache User's Guide 2010. 11. 9

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

디버그 프로브

TMDSEMU200-U — XDS200 USB 디버그 프로브

XDS200은 TI 임베디드 장치를 디버깅하는 데 사용되는 디버그 프로브(에뮬레이터)입니다. 대부분의 장치의 경우 더욱 저렴한 신형 XDS110(www.ti.com/tool/TMDSEMU110-U)을 사용하실 것을 권장합니다. XDS200은 단일 포드에서 다양한 표준(IEEE1149.1, IEEE1149.7, SWD)을 지원합니다. 모든 XDS 디버그 프로브는 ETB(임베디드 트레이스 버퍼)가 포함되어 있는 모든 Arm® 및 DSP 프로세서에서 코어 및 시스템 트레이스를 지원합니다.

XDS200은 TI 20핀 커넥터(TI 14핀, (...)

지원되는 제품 및 하드웨어
재고 있음
제한:
??asset.out-of-stock-ti_ko_KR??
이용할 수 없음
디버그 프로브

TMDSEMU560V2STM-U — XDS560™ 소프트웨어 v2 시스템 추적 USB 디버그 프로브

XDS560v2는 디버그 프로브의 XDS560™ 제품군 중 최고의 성능을 가진 제품으로, 기존의 JTAG 표준(IEEE1149.1)과 cJTAG(IEEE1149.7)를 모두 지원합니다.  SWD(직렬 와이어 디버그)는 지원하지 않습니다.

모든 XDS 디버그 프로브는 ETB(임베디드 추적 버퍼)가 있는 모든 ARM 및 DSP 프로세서에서 코어와 시스템 트레이스를 지원합니다.  핀을 통한 추적의 경우 XDS560v2 PRO TRACE가 필요합니다.

XDS560v2는 MIPI HSPT 60핀 커넥터(TI 14핀, TI 20핀 및 ARM (...)

지원되는 제품 및 하드웨어
재고 있음
제한:
??asset.out-of-stock-ti_ko_KR??
이용할 수 없음
디버그 프로브

TMDSEMU560V2STM-UE — XDS560v2 시스템 추적 USB 및 이더넷 디버그 프로브

The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7). Note that it does not support serial wire debug (SWD).

All XDS debug probes support Core and System Trace in all ARM and DSP processors that (...)

지원되는 제품 및 하드웨어
재고 있음
제한:
??asset.out-of-stock-ti_ko_KR??
이용할 수 없음
디버그 프로브

LB-3P-TRACE32-DSP — DSP(디지털 신호 프로세서)용 Lauterbach TRACE32 디버그 및 트레이스 시스템

Lauterbach‘s TRACE32® tools are a suite of leading-edge hardware and software components that enables developers to analyze, optimize and certify all kinds of single- or multi-core Digital Signal processors (DSPs) which are a popular choice for audio and video processing as well as radar data (...)

발송: Lauterbach GmbH
지원되는 제품 및 하드웨어
소프트웨어 개발 키트(SDK)

BIOSLINUXMCSDK-K2 — MCSDK supporting SYS/BIOS RTOS and Linux OS for KeyStone II ARM A15 + DSP C66x

NOTE: K2x, C665x and C667x devices are now actively maintained on the Processor-SDK release stream. See links above.

Our Multicore Software Development Kits (MCSDK) provide highly-optimized bundles of foundational, platform-specific drivers to enable development on selected TI ARM and DSP devices. (...)

지원되는 제품 및 하드웨어
소프트웨어 개발 키트(SDK)

PROCESSOR-SDK-LINUX-K2L — Linux Processor SDK for K2L

프로세서 SDK(소프트웨어 개발 키트)는 TI 임베디드 프로세서를 위한 통합 소프트웨어 플랫폼으로, 이를 통해 벤치마크와 데모를 손쉽게 설정하고 빠르고 간편하게 액세스할 수 있습니다.  프로세서 SDK의 모든 릴리스는 TI의 광범위한 포트폴리오 내에서 일관되므로 개발자는 디바이스간에 소프트웨어를 자유롭게 재사용하고 마이그레이션할 수 있습니다.  프로세서 SDK와 TI의 임베디드 프로세서 솔루션을 사용하면 그 어느 때보다 쉽게 확장 가능한 플랫폼 솔루션을 개발할 수 있습니다.

프로세서 SDK v.02.xx에는 Linux와 (...)

지원되는 제품 및 하드웨어
소프트웨어 개발 키트(SDK)

PROCESSOR-SDK-LINUX-RT-K2L — Linux-RT Processor SDK for K2L

프로세서 SDK(소프트웨어 개발 키트)는 TI 임베디드 프로세서를 위한 통합 소프트웨어 플랫폼으로, 이를 통해 벤치마크와 데모를 손쉽게 설정하고 빠르고 간편하게 액세스할 수 있습니다.  프로세서 SDK의 모든 릴리스는 TI의 광범위한 포트폴리오 내에서 일관되므로 개발자는 디바이스간에 소프트웨어를 자유롭게 재사용하고 마이그레이션할 수 있습니다.  프로세서 SDK와 TI의 임베디드 프로세서 솔루션을 사용하면 그 어느 때보다 쉽게 확장 가능한 플랫폼 솔루션을 개발할 수 있습니다.

프로세서 SDK v.02.xx에는 Linux와 (...)

지원되는 제품 및 하드웨어
소프트웨어 개발 키트(SDK)

PROCESSOR-SDK-RTOS-K2L — RTOS Processor SDK for K2L

프로세서 SDK(소프트웨어 개발 키트)는 TI 임베디드 프로세서를 위한 통합 소프트웨어 플랫폼으로, 이를 통해 벤치마크와 데모를 손쉽게 설정하고 빠르고 간편하게 액세스할 수 있습니다.  프로세서 SDK의 모든 릴리스는 TI의 광범위한 포트폴리오 내에서 일관되므로 개발자는 디바이스간에 소프트웨어를 자유롭게 재사용하고 마이그레이션할 수 있습니다.  프로세서 SDK와 TI의 임베디드 프로세서 솔루션을 사용하면 그 어느 때보다 쉽게 확장 가능한 플랫폼 솔루션을 개발할 수 있습니다.

프로세서 SDK v.02.xx에는 Linux와 (...)

지원되는 제품 및 하드웨어
소프트웨어 개발 키트(SDK)

RFSDK — 무선 주파수 소프트웨어 개발자 키트(RFSDK)

Texas Instruments Radio Frequency Software Development Kit (RFSDK) is a collection of highly optimized APIs and highly abstracted commands to control, configure and manage the JESD204B interface, digital front end (DFE), analog front end (AFE) and high speed data converters (ADC/DAC). The RFSDK (...)

지원되는 제품 및 하드웨어
IDE, 구성, 컴파일러 또는 디버거

CCSTUDIO — Code Composer Studio integrated development environment (IDE)

CCStudio™ IDE is part of TI's extensive CCStudio™ development ecosystem and is an integrated development environment for TI's microcontrollers, processors, wireless connectivity devices, and radar sensors. CCStudio IDE is available as desktop or cloud-based applications. The cloud version (...)

지원되는 제품 및 하드웨어
드라이버 또는 라이브러리

MATHLIB — 부동 소수점 디바이스용 DSP 수학 라이브러리

The Texas Instruments math library is an optimized floating-point math function library for C programmers using TI floating point devices. These routines are typically used in computationally intensive real-time applications where optimal execution speed is critical. By using these routines instead (...)
지원되는 제품 및 하드웨어
드라이버 또는 라이브러리

SPRC264 — TMS320C5000/6000 IMGLIB(이미지 라이브러리)

C5000/6000 이미지 처리 라이브러리(IMGLIB)는 C 프로그래머를 위한 최적화된 이미지/비디오 처리 기능 라이브러리입니다. 여기에는 일반적으로 계산 집약적 실시간 애플리케이션에서 사용되는 C 호출 가능한 범용 이미지/비디오 처리 루틴이 포함되어 있습니다. 이 루틴을 사용하면 상응하는 표준 ANSI C 언어 코드보다 더 높은 성능을 달성할 수 있습니다. IMGLIB는 즉시 사용할 수 있는 DSP 기능을 소스 코드와 함께 제공하여 애플리케이션 개발 시간을 크게 단축시킬 수 있습니다.

벤치마크 확인: DSP 코어 벤치마크

지원되는 제품 및 하드웨어
드라이버 또는 라이브러리

SPRC265 — TMS320C6000 DSP 라이브러리(DSPLIB)

TMS320C6000 DSPLIB(디지털 신호 프로세서 라이브러리)는 C 프로그래머를 위한 플랫폼에 최적화된 DSP 기능 라이브러리입니다. 여기에는 일반적으로 계산 집약적 실시간 애플리케이션에서 사용되는 C 호출 가능한 범용 신호 처리 루틴이 포함되어 있습니다. 이 루틴을 사용하면 상응하는 표준 ANSI C 언어 코드보다 더 높은 성능을 달성할 수 있습니다. DSPLIB는 즉시 사용할 수 있는 DSP 기능을 소스 코드와 함께 제공하여 애플리케이션 개발 시간을 크게 단축시킬 수 있습니다.

벤치마크 확인: DSP 코어 벤치마크

지원되는 제품 및 하드웨어
소프트웨어 코덱

C66XCODECS — 코덱 - 비디오, 음성 - C66x 기반 디바이스

TI codecs are free, come with production licensing and are available for download now. All are production-tested for easy integration into video and voice applications. In many cases, the C64x+ codecs are provided and validated for C66x platforms. Datasheets and Release Notes are on the download (...)

지원되는 제품 및 하드웨어
시뮬레이션 모델

66AK2L06 Power Consumption Model

SPRM656.ZIP (169 KB) - 전원 모델
지원되는 제품 및 하드웨어
시뮬레이션 모델

KeyStone II IBIS AMI Models

SPRM743.ZIP (265889 KB) - IBIS-AMI 모델
lock = 수출 승인 필요(1분)
지원되는 제품 및 하드웨어
시뮬레이션 모델

TCI6630K2L Power Consumption Model

SPRM660.ZIP (167 KB) - 전원 모델
지원되는 제품 및 하드웨어
시뮬레이션 모델

TCI6632K2L TCI6631K2L and TCI6630K2L AAW IBIS Model

SPRM589.ZIP (3192 KB) - IBIS 모델
지원되는 제품 및 하드웨어
레퍼런스 디자인

TIDEP0034 — 광대역 ADC 및 DAC에 JESD204B가 연결된 66AK2L06 DSP+ARM 프로세서

For developers currently using an FPGA or ASIC to connect to high speed data converters who need faster time to market with increased performance and significant reduction in cost, power, and size this reference design includes the first widely available processor integrating a JESD204B interface (...)

지원되는 제품 및 하드웨어
레퍼런스 디자인

TIDEP0060 — DSP+ARM SoC를 사용하여 최적화된 레이더 시스템 레퍼런스 디자인

현재 FPGA 또는 ASIC를 사용하여 고속 데이터 컨버터에 연결하는 최신 레이더 시스템 개발자는 성능 향상과 비용, 전력 및 크기의 획기적인 축소를 통해 시장 출시 시간을 단축해야 합니다. 이러한 개발자를 위한 이 레퍼런스 설계에는 JESD204B 인터페이스와 DFE(디지털 프론트 엔드) 처리를 통합하는 업계 최초의 광범위한 프로세서가 포함되어 있습니다. ADC14X250 및 DAC38J84에 연결하면 레이더, 전자전, 컴퓨팅 플랫폼 및 트랜스폰더와 같은 항공 및 방위 애플리케이션을 위한 효율적인 솔루션이 제공됩니다.
지원되는 제품 및 하드웨어
레퍼런스 디자인

TIDEP0081 — ADC32RF80에 66AK2L06 JESD204B 연결을 사용하여 광대역 리시버 설계 레퍼런스 디자인

현재 고속 데이터 컨버터를 베이스밴드 프로세서에 연결하기 위해 FPGA 또는 ASIC를 사용하는 광대역 리시버 시스템 개발자는 성능 향상과 비용, 전력, 크기의 대폭적인 감소를 통해 시장 출시 시간을 단축해야 합니다. 이 레퍼런스 설계에는 JESD204B 인터페이스 및 디지털 프론트 엔드 프로세싱(DFE)을 통합한 업계 최초의 광범위한 프로세서가 포함되어 있습니다. ADC32RF80을 DAC38J84에 연결하면 항공 및 방위, 테스트 및 측정, 산업용 애플리케이션을 위한 효율적인 솔루션을 제공합니다.
지원되는 제품 및 하드웨어
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
FCBGA (CMS) 900 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

비디오 시리즈

모든 비디오 보기

동영상