SN74LVC2G53
- Available in the Texas Instruments
NanoFree™ Package - 1.65-V to 5.5-V VCC Operation
- High On-Off Output Voltage Ratio
- High Degree of Linearity
- High Speed, Typically 0.5 ns (VCC = 3 V,
CL = 50 pF) - Low ON-State Resistance, Typically 6.5 Ω
(VCC = 4.5 V) - Latch-Up Performance Exceeds 100 mA Per
JESD 78, Class II
This single 2:1 analog multiplexer/demultiplexer is designed for 1.65-V to 5.5-V VCC operation.
The SN74LVC2G53 device can handle both analog and digital signals. This device permits signals with amplitudes of up to 5.5 V (peak) to be transmitted in either direction.
NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.
Applications include signal gating, chopping, modulation or demodulation (modem), and signal multiplexing for analog-to-digital and digital-to-analog conversion systems.
技術文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 31 設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
開發板
DIP-ADAPTER-EVM — DIP 轉接器評估模組
Speed up your op amp prototyping and testing with the DIP-Adapter-EVM, which provides a fast, easy and inexpensive way to interface with small, surface-mount ICs. You can connect any supported op amp using the included Samtec terminal strips or wire them directly to existing circuits.
The (...)
使用指南: PDF
開發板
TL16C750EEVM — TL16C750E 128 位元組 FIFO 分數傳輸速率 UART 評估模組
使用者可以用此 EVM 評估 TL16C750E 裝置及其功能。此 EVM 包含板載 3.3 V LDO，以及在較高電壓軌下運作的處理器之位準轉換。
使用指南: PDF
介面轉接器
LEADED-ADAPTER1 — 適用於快速測試 TI 的 5、8、10、16 及 24 針腳引線封裝的表面貼裝至 DIP 接頭適配器
EVM-LEADED1 板可用於快速測試和搭建 TI 常見的有引腳封裝 此電路板具備板上配置，可將 TI 的 D、DBQ、DCT、DCU、DDF、DGS、DGV 和 PW 表面黏著封裝轉換為 100mil DIP 排針。
使用指南: PDF
介面轉接器
LEADLESS-ADAPTER1 — 用於測試 TI 的 6、8、10、12、14、16 和 20 針腳無引線封裝的表面貼裝至 DIP 接頭適配器
EVM-LEADLESS1 電路板允許快速測試和麵包板搭建 TI 常見的無引腳封裝。 此電路板具有封裝設計，可將 TI 的 DRC、DTP、DQE、RBW、RGY、RSE、RSV、RSW、RTE、RTJ、RUK、RUC、RUG、RUM、RUT 和 YZP 表面黏著封裝轉換為 100mil DIP 接頭。
使用指南: PDF
參考設計
TIDA-01022 — 適用於 DSO、雷達和 5G 無線測試系統的靈活 3.2-GSPS 多通道 AFE 參考設計
此高速多通道資料擷取參考設計可實現最佳系統性能。系統設計師需考量如高速多通道時脈產生的時脈抖動和偏斜等重要設計參數，這會影響整體系統 SNR、SFDR、通道對通道偏斜和確定性延遲。此參考設計展示了使用 JESD204B 高速資料轉換器、高速放大器、高性能時脈和低雜訊電源解決方案的多通道 AFE 和時脈解決方案，以實現最佳系統性能
參考設計
TIDA-01023 — 適用於雷達和 5G 無線測試器的高通道數 JESD204B 時脈產生參考設計
高速多通道應用需要能精確調整通道至通道偏斜的低雜訊、可擴充時脈解決方案，以達到最佳的系統 SNR、SFDR 和 ENOB。此參考設計支援使用一個主要時鐘和多個從屬時鐘裝置的高通道數 JESD204B 同步時鐘。此設計提供多通道 JESD204B 時鐘，使用 TI LMK04828 時鐘抖動清除器和整合 VCO 的 LMX2594 寬頻 PLL，以達到 <10 ps 的時鐘對時鐘偏斜。此設計以 3 GSPS 的速度使用 TI ADC12DJ3200 EVM 進行測試，可達到 < 50 ps 的通道對通道偏斜，並改善 SNR (...)
參考設計
TIDA-01024 — 適用於雷達和 5G 無線測試器的高通道數 JESD204B 菊輪鍊時鐘參考設計
高速多通道應用需要能精確調整通道至通道偏斜的低雜訊、可擴充時脈解決方案，以達到最佳的系統 SNR、SFDR 和 ENOB。此參考設計支援在菊輪鍊配置中擴充 JESD204B 同步時脈。此設計提供多通道 JESD204B 時鐘，使用 TI LMK04828 時鐘抖動清除器和整合 VCO 的 LMX2594 寬頻 PLL，以達到 <10 ps 的時鐘對時鐘偏斜。此設計以 3 GSPS 的速度使用 TI ADC12DJ3200 EVM 進行測試，可達到 < 50 ps 的通道對通道偏斜，並改善 SNR (...)
參考設計
TIDA-01027 — 在 12.8 GSPS 資料採集系統中發揮最大效能的低雜訊電源供應參考設計
此參考設計展示了一款高效能、低雜訊的五軌電源設計，適用於超高速資料採集 (DAQ) 系統，支援超過 12.8 GSPS。電源供應 DC/DC 轉換器具備頻率同步與相位轉換功能，可將輸入電流漣波降至最低並控制頻率內容。採用高性能 HotRod™ 封裝技術，可將潛在的輻射電磁干擾 (EMI) 降至最低。
參考設計
TIDA-01028 — 適用於高速示波器和寬頻帶數位器的 12.8-GSPS 類比前端參考設計
此參考設計提供交錯式射頻取樣類比數位轉換器 (ADC) 的實際範例，以達到 12.8-GSPS 取樣率。這是透過兩個射頻取樣 ADC 的時間交錯而達成。交錯需要在 ADC 之間進行相位偏移，此參考設計利用 ADC12DJ3200 的無雜訊孔徑延遲調整（tAD 調整）功能來實現此目標。此功能也可用於將交錯式 ADC 的典型不匹配降到最低：將 SNR、ENOB 和 SFDR 性能最大化。此參考設計也具備支援 JESD204B 的低相位雜訊時脈樹。使用 LMX2594 寬頻 PLL 和 LMK04828 合成器和抖動消除器來執行實作。
參考設計
TIDA-010128 — 適用於 12 位元數位器的可擴充 20.8 GSPS 參考設計
此參考設計說明採用時間交錯配置的射頻取樣類比數位轉換器 (ADC) 的 20.8GSPS 取樣系統。時間交錯法是一種經過實證的傳統提升取樣率方式，然而，匹配個別 ADC 偏移、增益與取樣時間不匹配是實現性能的關鍵。交錯的複雜性會隨著取樣時脈較高而增加。ADC 間的相位匹配是實現更佳 SFDR 和 ENOB 的關鍵規格之一。此參考設計使用 ADC12DJ5200RF 上的無雜訊孔徑延遲調整功能，並具備 19fs 精密相位控制步驟，可簡化 20.8GSPS 交錯之執行。此參考設計採用以 LMK04828 和 LMX2594 為基礎的板載低雜訊 JESD204B 時脈鐘產生器，符合 12 (...)
參考設計
TIDA-010122 — 適用於多通道射頻系統的參考設計同步數據轉換器 DDC 和 NCO 功能
此參考設計可解決與新興 5G 適配應用相關，例如大規模多輸入多輸出 (mMIMO)、相位陣列雷達與通訊酬載等應用相關的同步設計挑戰。一般 RF 前端包含天線、低雜訊放大器 (LNA)、混波器、類比網域中的本地振盪器 (LO) 及類比轉數位轉換器、數值控制振盪器 (NCO) 和數位降轉換器 (DDC)。為了達到整體系統同步化，這些數位區塊必須與系統時鐘同步。本參考設計採用 ADC12DJ3200 資料轉換器，透過同步處理晶片內建 NCO 與 SYNC ~ 並使用無雜訊孔徑延遲調整 (tAD 調整) 功能，在多個接收器之間達到小於 5-ps 的頻道間偏斜的效果，以進一步降低偏斜。此設計也具備搭載 (...)
參考設計
TIDA-010131 — 適用於雷達和無線 5G 測試儀的多通道射頻收發器計時參考設計
高速終端設備（例如相位陣列雷達、無線通訊測試器和電子戰設備）的類比前端需要同步多收發器訊號鏈。各收發器訊號鏈皆包含高速、類比轉數位轉換器 (ADC)、數位轉類比轉換器 (DAC) 和時脈子系統。時脈子系統提供含精密延遲調整的低雜訊取樣時脈，以實現最低通道對通道偏斜，同時最佳系統性能，例如訊號雜訊比 (SNR)、無雜散動態範圍 (SFDR)、IMD3、有效位元數 (ENOB) 等。此參考設計展示了使用 AFE7444 EVM 的多通道 JESD204B 時脈產生功能與系統性能。利用 6 GSPS/3 GSPS DAC/ADC 時脈實現優於 10 ps 的通道對通道偏斜，支援最高 (...)
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| DSBGA (YZP) | 8 | Ultra Librarian |
| SSOP (DCT) | 8 | Ultra Librarian |
| VSSOP (DCU) | 8 | Ultra Librarian |
訂購與品質
內含資訊：
- RoHS
- REACH
- 產品標記
- 鉛塗層/球物料
- MSL 等級/回焊峰值
- MTBF/FIT 估算值
- 材料內容
- 認證摘要
- 進行中持續性的可靠性監測
內含資訊：
- 晶圓廠位置
- 組裝地點
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。