4 クロッキングにおけるトレードオフの理解と、それが ADC の性能に与える影響

それではアプリケーションノートの解説に移りましょうここでは、高速コンバータの設計で良好な性能を達成しようとする際に発生するさまざまなトレードオフについて説明します。まずは信号ソースから始めます。これは、ラボでサンプリングクロックソースとして使用された信号ジェネレータのことです。この実験では、複数の信号ジェネレータを使用しました。信号ジェネレータの位相ノイズ測定値については、図 4-1 を参照してください。これらの位相ノイズ測定値は、信号ジェネレータから位相ノイズアナライザへの直接接続を表します。すべての信号ジェネレータは、25MHz 出力信号と +10dBm 出力電力で構成されています。信号ジェネレータは、既製のデフォルト設定を拡張する特定のアップグレードまたはオプションを持つことができることに注意してください。

図 4-1 25MHz と +10dBm の出力電力レベルにおける、さまざまな信号ソースの位相ノイズ曲線

すべての実験は、ADC3683 評価ボード (またはEVM) と 3 台の異なる 10MHz リファレンスロック信号ジェネレータを使用しました。1 台はクロック入力用、もう 1 台はアナログ入力用、そして 3 台目は ADC3683 が必要とするデータクロック入力用として使用されました。これらの構成は 図 4-2 に示されています。ADC3683 へのこれらの入力はすべて、バンドパスフィルタを使用してフィルタ処理し、信号ジェネレータから発生する他の不要なノイズとスプリアスを除去しました。データクロック入力に使用された信号ジェネレータは R&S SGS100A でした。アナログ入力向けには、2024 年 9 月時点で市販されている最高性能の信号ジェネレータ R&S SMA100B を使用しました。特に記載のない限り、これらの信号jジェネレータはすべての実験で一定に保たれました。

図 4-2 ラボにおける ADC テスト測定セットアップ

図 4-3 は、アナログ入力周波数を引き上げたコンバータの AC 性能または信号対雑音比を比較します。ここでは、図 4-1 で使用されているさまざまな信号ジェネレータにより、ADC3683 は 25MSPS のクロックで動作しています。各ソースのテストごとに、クロックは +10dBm に一定に保持され、アナログ入力周波数を 2MHz～30MHz に掃引しました。各周波数ポイントで、アナログ信号ソース信号ジェネレータの出力電力レベルは、信号対雑音比値 (単位dBFS) を測定する前に -1dBFS に調整されていました。実験の一貫性を維持するため、アナログ入力ソースには常に最高性能の信号源を使用し、変更は行いませんでした。図 4-1 (理論上) と図 3-1 (実験的) の両方で示されるように、アナログ周波数が高くなると、信号対雑音比が低下して悪化し始めたり、信号対雑音比がジッタによって制限されたりします。これは、ADC クロックソースおよびクロック信号チェーンのジッタまたは位相ノイズが、コンバータの全体的な性能を支配し始め、ノイズの多いクロックソースでコンバータを動作させるときの ADC の信号対雑音比が悪化することを意味します。各信号ジェネレータは、アナログ入力周波数が高くなるにつれて位相ノイズの寄与がわずかに異なります。一方、周波数が低い場合、位相ノイズは影響を受けにくくなります。

図 4-3 異なるクロック信号源を使用し、25MSPS、+10dBm、アナログ入力信号を -1dBFS で動作させた場合の、ADC3683における信号対雑音比と入力周波数 (Fin) の比較

クロックスルーレートは、ADC の性能に影響を及ぼすもう 1 つの主要な特性です。クロックエッジのスルーレートが鋭いほど、クロックジッタを低減できる可能性が高くなります。また、スルーレートが速いほど、クロックエッジが ADC のサンプリングしきい値を通過する際のタイミングの不確かさを最小限に抑えることができます。図 4-4は、サンプリングクロックのスルーレートと ADC 性能の関係を示しています。図に示すように、25MSPS クロックソースの振幅レベルを +10dBm から -15dBm に下げ、アナログ入力周波数 (5MHz の実線、30MHz の破線) の出力電力レベルを一定に維持した場合、クロック信号源が -5dBm 以下になると信号対雑音比が低下し始めます。各 ADC には固有の感度レベルがあり、-5dBm がすべての ADC に当てはまるわけではないことに注意してください。-5dBm はこの ADC テストケースにのみ有効であり、クロックソースのスルーレートが非常に鋭いほど ADC から最適な信号対雑音比を取得することを示すために使用されました。「Sine to Square Wave Conversion Using Clock Buffers (クロックバッファを使用した正弦波から方形波への変換)」では、TI のクロックバッファを使用してクロックのスルーレートを改善する手法を説明します。また、クロックのスルーレートがコンバータの性能にどのような影響を与えるかについての詳細は、「Impact of Slew Rate on Noise (スルーレートがノイズに及ぼす影響)」を参照してください。

図 4-4 信号対雑音比とサンプルクロック振幅との比較 (スルーレート)