LMX2571-EP
- VID#: V62/21613-01XE
- -55℃～+125℃の動作温度
- 10MHz～1344MHz の任意の周波数
- 低い位相ノイズおよびスプリアス
- –123dBc/Hz (480MHz 出力、12.5kHz オフセット)
- –145dBc/Hz (480MHz 出力、1MHz オフセット)
- –231dBc/Hz の正規化 PLL ノイズフロア
- –75dBc/Hz よりも良好なスプリアス
- 新しい FastLock によりロック時間短縮
- 新手法により整数境界スプリアスを除去
- 5V チャージ・ポンプと出力分周器を内蔵し、外部 VCO 動作に対応
- 2、4、8 レベルまたは任意レベルのダイレクト・デジタル FSK 変調
- 1 つの TX/RX 出力または 2 つのファンアウト出力
- 低い消費電流
- シンセサイザ・モード 39mA (標準値) (内蔵 VCO)
- PLL モード 9mA (標準値) (外部 VCO)
- 24 ビットのフラクショナル N デルタ・シグマ変調器
- LMX2571 と LMX2571-EP の機能上の相違
- LMX2571-EP には TrCtl ピンがありません。
- LMX2571-EP には、OSCin* ピン、差動モード、水晶振動子モードはありません。
LMX2571-EP デバイスは、低消費電力、高性能、広帯域 PLLatinum™ RF シンセサイザで、デルタ - シグマ・フラクショナル N PLL、複数のコア電圧制御オシレータ (VCO)、プログラマブル出力分周器、2 つの出力バッファを内蔵しています。VCO コアは最大 5.376GHz で動作し、10MHz～1344MHz の連続出力周波数範囲を実現します。
このシンセサイザは外部 VCO と組み合わせて使用することもできます。そのため、この構成では専用の 5V チャージ・ポンプと出力分周器を利用できます。
また、独自のプログラマブル・マルチプライヤも内蔵しており、スプリアスの改善に役立ちます。これにより、整数境界に該当する場合でもシステムはすべてのチャネルを使用できます。
出力は SPDT スイッチを内蔵しており、 FDD 無線アプリケーションで送受信スイッチとして使用できます。両方の出力をオンにすることで、同時に 2 つの出力を供給することもできます。
LMX2571-EP は、プログラミングまたはピンにより、直接デジタル FSK 変調をサポートします。ディスクリート・レベル FSK、パルス・シェーピング FSK、アナログ FM 変調をサポートしています。
新しい FastLock 手法を使用すると、狭帯域ループ・フィルタで外部 VCO を使用している場合でも 1.5ms 未満で、ある周波数から次の周波数に移行できます。
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン互換製品。
比較対象デバイスと類似の機能。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | LMX2571-EP FSK 変調機能搭載、低消費電力、高性能 PLLatinum RF シンセサイザ データシート (Rev. B 翻訳版) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2022/07/21 |
| アプリケーション・ノート | 次世代の高速コンバータ設計に優位性をもたらす実用的なクロッキ ングに関する考慮事項 (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2025/05/01 | |
| アプリケーション概要 | Compilation of RF Synthesizer Resources | PDF | HTML | 2024/10/22 | |||
| 技術記事 | How to implement FM modulation | PDF | HTML | 2017/08/03 | |||
| アプリケーション・ノート | Frequency Shift Keying with LMX2571 | 2017/05/30 | ||||
| アプリケーション・ノート | プログラム可能な入力マルチプライヤによる整数境界スプリアスの最小化 | PDF | HTML | 英語版 | PDF | HTML | 2017/03/06 | |
| 技術記事 | Timing is Everything: Improving integer boundary spurs in fractional PLL synthesiz | PDF | HTML | 2015/08/05 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS ( テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ ロック ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RHH) | 36 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。