2 「位相ノイズ」と「ジッタ」の違いに関する理解

ADC の性能を最大化する場合は、良好な位相ノイズが非常に重要です。目的のコンバータの定格性能を達成しようとする際に、サンプリングクロックの位相ノイズ、およびジッタとの関係を理解することが重要です。

通常は位相ノイズ曲線またはプロットを使用して、クロックまたはクロック信号チェーンの全体的なノイズ性能を分析します。位相ノイズとは、電源や他のノイズの寄与要因から生じるすべての付加ノイズの累積のことであり、クロックの純粋な信号に影響を与えて、信号が理想的な波形からずれてしまう現象を指します。信号は位相的に揺らぎ、位相ノイズ曲線が解析対象の信号トーンの周囲に生じます。次に、特定の周波数範囲または積分帯域幅にわたって信号トーンの位相ノイズ曲線を積分することにより、ジッタが計算されます。図 2-1 は、20Hz～130MHz の積分帯域幅を持つ位相ノイズ曲線を示しています。青い線は分析対象の位相ノイズ曲線であり、赤い 2 本の垂直線は積分帯域幅の制限を表しています。

ジッタを計算するには、積分帯域幅の下限値を DC 付近の値に設定し、クロックの位相ノイズプロファイル全体を考慮します。このアプリケーションでは 20Hz を選択します。積分制限の上限を得るには、少なくとも ADC サンプリング周波数 (Fs) を使用し、より精度の高い解析を行うには 2×Fs を用いることを推奨します。たとえば、ADC が 65MSPS でサンプリングした場合、積分帯域幅は 20Hz から少なくとも 65MHz までの範囲です (または、ノイズに関する詳細な考慮事項では最大 130MHz まで)。多くの場合、広帯域のノイズの寄与を理解して、サンプリングクロックのノイズフロアに達することを確認するには、2×FS の方が適切です。

積分帯域幅を決定した後、位相ノイズ曲線からジッタを計算できます。最初に、各セクションを、対数スケールに応じて分割し、10kHz～100kHz、1MHz～100kHz などの範囲に分割します。その後、各象限を個別に積分し、ノイズ電力を判定します。次に、各ノイズ電力を合計して、この曲線に示される合計ノイズ電力を把握します。最後に、RMS 位相ジッタを合計ノイズ電力からラジアンまたは秒単位で計算します。図 2-2 に、位相ノイズ曲線を積分し、4 象限を使用して、指定した積分帯域幅付近の合計ジッタを計算する方法を示します。