JAJSVI8C October 2024 – July 2025 CC2755P10 , CC2755R10
PRODMIX
| パラメータ | テスト条件 | 最小値 | 標準値 | 最大値 | 単位 | |
|---|---|---|---|---|---|---|
| fSCLK | SCLK クロック入力周波数 | VDDS = 1.71V | 3.1 | MHz | ||
| fSCLK | SCLK クロック入力周波数 | VDDS = 3.8V | 6.145 | MHz | ||
| SCLKDC | SCLK クロック デューティ サイクル | VDDS = 1.71V | 35% | 65% | ||
| SCLKDC | SCLK クロック デューティ サイクル | VDDS = 3.8V | 40% | 60% | ||
| tSDOUT,valid | SD データ出力の有効時間 (SCLK の立ち下がりエッジから SD データ有効まで) | 26 | 47 | ns | ||
| tWS,setup | WS データ入力セットアップ時間 (SCLK の立ち上がりエッジ前) | 15 | ns | |||
| tWS,hold | WS データ入力ホールド時間 (SCLK の立ち上がりエッジ後) | 0 | ns | |||
| tSDIN,setup | SD データ入力セットアップ時間 (SCLK の立ち上がりエッジ前) | 9 | ns | |||
| tSDIN,hold | SD データ入力ホールド時間 (SCLK の立ち上がりエッジ後) | 5 | ns | |||