JAJU510J March   2018  – February 2025 TMS320F28P550SG , TMS320F28P550SJ , TMS320F28P559SG-Q1 , TMS320F28P559SJ-Q1

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1  UCC21710
      2. 2.2.2  UCC5350
      3. 2.2.3  TMS320F28379D
      4. 2.2.4  AMC3306M05
      5. 2.2.5  OPA4388
      6. 2.2.6  TMCS1123
      7. 2.2.7  AMC0330R
      8. 2.2.8  AMC0381D
      9. 2.2.9  UCC14341
      10. 2.2.10 UCC33421
    3. 2.3 システム設計理論
      1. 2.3.1 3 相 T タイプ インバータ
        1. 2.3.1.1 アーキテクチャの概要
        2. 2.3.1.2 LCL フィルタの設計
        3. 2.3.1.3 インダクタの設計
        4. 2.3.1.4 SiC MOSFET の選択
        5. 2.3.1.5 損失の推定
      2. 2.3.2 電圧検出
      3. 2.3.3 電流検出
      4. 2.3.4 システムの補助電源
      5. 2.3.5 ゲート ドライバ
        1. 2.3.5.1 1200V の SiC MOSFET
        2. 2.3.5.2 650V の SiC MOSFET
        3. 2.3.5.3 ゲート ドライバのバイアス電源
      6. 2.3.6 制御設計
        1. 2.3.6.1 電流ループの設計
        2. 2.3.6.2 PFC の DC バス電圧レギュレーション ループの設計
  9. 3ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 3.1 必要なハードウェアとソフトウェア
      1. 3.1.1 ハードウェア
        1. 3.1.1.1 必要なテスト ハードウェア
        2. 3.1.1.2 設計に使用されているマイクロコントローラ リソース (TMS320F28379D)
        3. 3.1.1.3 F28377D、F28379D 制御カードの設定
        4. 3.1.1.4 設計に使用されているマイクロコントローラ リソース (TMS320F280039C)
      2. 3.1.2 ソフトウェア
        1. 3.1.2.1 ファームウェアの概要
          1. 3.1.2.1.1 CCS プロジェクトを開く
          2. 3.1.2.1.2 デジタル電源 SDK のソフトウェア アーキテクチャ
          3. 3.1.2.1.3 割り込みとラボの構造
          4. 3.1.2.1.4 ファームウェアのビルド、ロード、デバッグ
          5. 3.1.2.1.5 CPU ローディング
        2. 3.1.2.2 保護方式
        3. 3.1.2.3 PWM スイッチング方式
        4. 3.1.2.4 ADC ローディング
    2. 3.2 テストと結果
      1. 3.2.1 ラボ 1
      2. 3.2.2 インバータ動作のテスト
        1. 3.2.2.1 ラボ 2
        2. 3.2.2.2 ラボ 3
        3. 3.2.2.3 ラボ 4
      3. 3.2.3 PFC 動作のテスト
        1. 3.2.3.1 ラボ 5
        2. 3.2.3.2 ラボ 6
        3. 3.2.3.3 ラボ 7
      4. 3.2.4 効率に関するテストのセットアップ
      5. 3.2.5 テスト結果
        1. 3.2.5.1 PFC モード
          1. 3.2.5.1.1 PFC スタートアップ - 230VRMS、400VL-L AC 電圧
          2. 3.2.5.1.2 定常状態の結果 - PFC モード
          3. 3.2.5.1.3 効率、THD、力率の結果 (60Hz) – PFCモード
          4. 3.2.5.1.4 ステップ負荷変動による過渡応答テスト
        2. 3.2.5.2 インバータ モード
  10. 4デザイン ファイル
    1. 4.1 回路図
    2. 4.2 部品表 (BOM)
    3. 4.3 PCB レイアウトに関する推奨事項
      1. 4.3.1 レイアウト プリント
    4. 4.4 Altium プロジェクト
    5. 4.5 ガーバー ファイル
    6. 4.6 アセンブリの図面
  11. 5商標
  12. 6著者について
  13. 7改訂履歴

3.2.3.1 ラボ 5

これは最初の PFC ラボです。このラボでは検出がチェックされ、clearPWMTrip が 1 に設定されるまでスイッチング動作は発生しません。

PFC モードのハードウェア設定は、図 3-17 で説明されています。PFC は 30VRMS などの低電圧で起動し、2kΩ の抵抗を接続することを推奨します。

<tinv_settings.h> または main.syscfg ファイルのラボ番号を変更してプロジェクトをラボ 5 に設定します (powerSUITE プロジェクトを使用する場合、これは powerSUITE GUI で変更されます)。

この条件では、コンバータが整流器として動作し、力率補正なしで整流された電流が流れます。このビルドでは、ソフトウェアのフェーズ ロック ループ (SPLL) のロックも安全に検証できます。

TIDA-01606 ラボ 5 のソフトウェア構成図図 3-18 ラボ 5 のソフトウェア構成図

データロガーに次の変数が入力されます。

TINV_dVal1 = TINV_vGrid_A_sensed_pu;
TINV_dVal2 = TINV_angleSPLL_radians / (float32_t)(2.0f * TINV_PI);
TINV_dVal3 = TINV_vGrid_A_sensed_pu;
TINV_dVal4 = TINV_iInv_A_sensed_pu;
DLOG_4CH_run(&TINV_dLog1);

送電網の周波数が正しく指定されていることを確認します。送電網の周波数は、powerSUITE ベースのプロジェクトの sysconfig ページで変更できます。powerSUITE ベースのプロジェクトを使用していない場合は、tinv_settings.h ファイルを変更してください。

#define TINV_AC_FREQ_HZ ((float32_t)50)

コードをビルドしてロードし、lab5.js ファイルを使用して、CCS ウィンドウでウォッチ対象の変数を入力します。

PLL ロックは、バッファをプロットすることによってチェックできます。graph1.graphprop を使用して、[Tools] → [Graph] → [Dual Time] でバッファを確認します。

コサイン変換が使用されるため、Vgrid がピークになると、角度は 0 になります。

TINV_neutralRelaySet に 1 を書き込んでリレー閉じます。

最初は、安全のため 30VRMS を使用してテストを実行できるので、AC 電源を 30VRMS まで安全に上昇させ、CCS デバッグ ウィンドウのグラフを観察して PLL がロックされることを確認します。図 3-19 に、WATCH ウィンドウからの低電圧フェーズ ロック ループのチェックを示します。

TIDA-01606 PLL - 送電網電圧の同期図 3-19 PLL - 送電網電圧の同期

PLL がロックされない場合、コマンドを「1」に設定して tinv_reset_PLL コマンドを発行できます。これにより、モジュール内のエラーをゼロにし、すべてのメモリ素子をゼロにするタスクが開始されます。

同様に、CCS のグラフ ウォッチ ウィンドウを使用して、送電網からすべての相に流れる電流を確認できます。図 3-20 に、グラフ windowCheck から検出された送電網電流を示します。WATCH ウィンドウで 3 相の送電網電流を確認してください。

TIDA-01606 検出された送電網電流 - PFC モード図 3-20 検出された送電網電流 - PFC モード

ラボ 5 で昇圧動作を確認するには、次の手順を実行します。

  • 補助電源をオンにして 12V に設定し、コードを実行してデバッグします。
  • J13 端子と J18 端子に許容可能な負荷を接続します。高い負荷抵抗 (約 2kΩ) を使用してください。そうしないと、大きな突入電流が発生して過電流フラグがトリガされる可能性があります。電子負荷は、定電圧 (CV) モードでも使用できます。クランプ電圧を、入力 AC 位相電圧の 2.6 倍より高く設定します。たとえば、30V RMS の AC 電圧を使用する場合は、電子負荷の CV 電圧を少なくとも 78V (DC リンクの昇圧されていない整流電圧より高い値) に設定します。
  • 高電力テストの際には、デバッグ セッション中に CCS WATCH ウィンドウの TINV_fanSet 機能を使用して、ファンを有効にしてください。
  • 3 相端子に 30VRMS の AC 電圧を印加します。
  • すぐに TINV_neutralRelaySet に 1 を書き込んでリレーをオンにします。DC 端子の両端に電圧が印加され始めます。
  • TINV_clearPwmTrip を 1 に設定して PWM トリップをクリアし、DC 電圧がわずかに昇圧されることを確認します。

PFC 動作が開始する前に、Vbus の負荷によって整流された電流が引き込まれます。clearPWMTrip を 1 に設定するとすぐに、DC 電圧がわずかに昇圧されることが確認できます。

注:

PFC のラボ (ラボ 5、ラボ 6、ラボ 7) では、コンバータが整流器として動作し、力率補正を行わずに整流された電流が流れる場合があります。ただし、TINV_clearPwmTrip を 1 に設定すると、スイッチング動作が発生しなくなり、ゲート信号はオフのままになります。

これは、3 相のいずれかで設定される過電流フラグまたは DSAT フラグ (InvA_overcurrent、InvB_overcurrent、DSATA、DSATB) があるからです。これは、次の 3 つの状況で発生します。

  1. リレーを閉じたときに突入電流が発生し、3 相のいずれかで過電流トリップが発生する。
  2. TINV_clearPwmTrip を 1 に設定したときに、スイッチング動作によってフラグの 1 つが設定されます。
  3. 電流および電圧ループを閉じるために TINV_StartpowerStage を 1 に設定します。

EPWM の TZFLG は 0X000C に設定され、この状況ではスイッチングは発生しません。そのため、負荷抵抗を大きくして突入電流によってトリップ条件が発生しないようにし、EPWM TZFLG が 0x0004 から 0x0000 に変化してスイッチングが発生するようにします。

FLG が 0x000C に設定されると、TINV_reset_fault_status を実行してフォルトをリセットしても、フォルトはクリアされますが、PWM 動作は観測されません。

ここでの目標は、補助電源が起動して、コードがデバッグされたらすぐに、コントローラがトリップ状態にならないように、すべてのフォルト (InvA_overcurrent、InvB_overcurrent、DSATA、DSATB など) をゼロに設定することです。

可能であれば、AC ソースのスルーレートを 100V/μs に制限します。これにより、突入電流で AC ソースの OCP がトリップするのを防げます。これは、図 3-21 に示すように、リレーを長時間オープンのままにしている場合に、EMI フィルタ コンデンサの電圧が 0V 近くまで減衰して発生する可能性があります。その後、リレーが閉じられると、大きな突入電流がリアクティブな負荷に入り、AC ソース の OCP 機能をトリップする可能性があります。

TIDA-01606 プリチャージ期間後のリアクティブな負荷電圧減衰に起因する突入電流
スコープの信号：チャネル 1 - 入力時 VL-L (青)、チャネル 4 - EMI コンデンサ C68 VSN 間の電圧 (薄緑)、
チャネル 3 - AC 入力電流 (赤)。電圧プローブは 500:1 に縮小されます。
図 3-21 プリチャージ期間後のリアクティブな負荷電圧減衰に起因する突入電流