Codebeispiel oder Demo
TPS3808
Überwachungseinheit mit niedrigem Ruhestrom mit programmierbarer Verzögerung und manueller Rücksetzu
Datenblatt
Eine neuere Version dieses Produkts ist verfügbar
Drop-In-Ersatz mit gegenüber dem verglichenen Baustein verbesserter Funktionalität
TPS3808
- Power-on reset generator with adjustable delay time: 1.25 ms to 10 s
- Very low quiescent current: 2.4 µA typical
- High threshold accuracy: 0.5% typical
- Fixed threshold voltages for standard voltage rails from 0.9 V to 5 V and adjustable voltage down to 0.4 V are available
- Manual reset ( MR) input
- Open-drain RESET output
- Temperature range: –40°C to 125°C
- Small SOT-23 and 2-mm × 2-mm WSON packages
The TPS3808 family of microprocessor supervisory circuits monitors system voltages from 0.4 V to 5 V, asserting an open-drain RESET signal when the SENSE voltage drops below a preset threshold or when the manual reset ( MR) pin drops to a logic low. The RESET output remains low for the user-adjustable delay time after the SENSE voltage and manual reset ( MR) return above the respective thresholds.
The TPS3808 device uses a precision reference to achieve 0.5% threshold accuracy for VIT ≤ 3.3 V. The reset delay time can be set to 20 ms by disconnecting the CT pin, 300 ms by connecting the CT pin to VDD using a resistor, or can be user-adjusted between 1.25 ms and 10 s by connecting the CT pin to an external capacitor. The TPS3808 device has a very low typical quiescent current of 2.4 µA, so it is well-suited to battery-powered applications. It is available in the SOT-23 and 2-mm × 2-mm WSON packages, and is fully specified over a temperature range of –40°C to 125°C (TJ).
Ähnliche Produkte, die für Sie interessant sein könnten
Selbe Funktionalität wie der verglichene Baustein bei abweichender Anschlussbelegung
Technische Dokumentation
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 16 Design und Entwicklung
Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.
Evaluierungsplatine
SN65DSI83Q1-EVM — MIPI® DSI-zu-LVDS-Brücke und FlatLink™-Modul für integrierte Schaltungen – Evaluierungsmodul
Das Evaluierungsmodul (EVM) SN65DSI83Q1-EVM ist eine Leiterplatte (PCB), die Kunden bei der Implementierung des Bausteins SN65DSI83-Q1 in Systemhardware unterstützt. Dieses EVM enthält auf der Platine integrierte Anschlüsse für DSI-Eingangs- und LVDS-Ausgangssignale. Diese Anschlüsse dienen zur (...)
Benutzerhandbuch: PDF
Evaluierungsplatine
SN65DSI85EVM — SN65DSI85 Zweikanal-MIPI® DSI-zu-Dual-Link FlatLink™ LVDS-Brücke – Evaluierungsmodul
Das Evaluierungsmodul (EVM) SN65DSI85EVM ist eine Leiterplatte (PCB), die Kunden beim Implementieren des Bausteins SN65DSI85 in Systemhardware unterstützt. Dieses EVM kann als Hardware-Referenzdesign für jede Implementierung unter Verwendung des Bausteins SN65DSI85 verwendet werden. Das (...)
Benutzerhandbuch: PDF
Evaluierungsplatine
SN65DSI85Q1-EVM — Evaluierungsmodul für Dual-Channel-MIPI®-DSI-zu-Dual-Link-FlatLink™-LVDS-Brücke
Das SN65DSI85Q1EVM ist eine Leiterplatte, die Kunden bei der Implementierung von SN65DSI85Q1 in Systemhardware unterstützt. Dieses EVM enthält auf der Platine integrierte Anschlüsse für DSI-Eingangs- und LVDS-Ausgangssignale. Diese Anschlüsse dienen zur Verbindung von MIPI DPHY-konformen (...)
Benutzerhandbuch: PDF
Evaluierungsplatine
TDP158RSBEVM — 6-Gbps-AC-gekoppeltes TMDS- & HDMI™-Redriver-Evaluierungsmodul
Das TDP158-EVM ist eine Leiterplatte, die entwickelt wurde, um Kunden die Evaluierung des TDP158-Bausteins für Videoanwendungen zu ermöglichen. Dieses EVM kann auch als Hardware-Referenzdesign für Implementierungen des TDP158 verwendet werden. PCB-Design-/Layout-Dateien können auf Anfrage zur (...)
Benutzerhandbuch: PDF
Evaluierungsplatine
TPS3808G01DBVEVM — Evaluierungsmodul für den TPS3808G01 Überwachungsschaltkreis mit niedrigem Ruhestrom und programmier
The TPS3808G01DBVEVM is a fully assembled and tested circuit for evaluating the TPS3808G01 low quiescent current (IQ), programmable-delay supervisory circuit IC in the DBV or 6-pin SOT-23 package.
Benutzerhandbuch: PDF
Evaluierungsplatine
BEAGLE-3P-BBONE-AI — BeagleBone® AI AM5729-Entwicklungsplatine für eingebettete künstliche Intelligenz
What is BeagleBone® AI?
Built on the proven BeagleBoard.org® open source Linux approach, BeagleBone® AI fills the gap between small SBCs and more powerful industrial computers. Based on the Texas Instruments, Sitara™ AM5729 processor, developers have access to a highly integrated and (...)
Benutzerhandbuch: PDF
Entwicklungskit
EVMK2GX — 66AK2Gx 1-GHz-Evaluierungsmodul
Das 1-GHz-Evaluierungsmodul (EVM) EVMK2GX (auch als „K2G“ bekannt) ermöglicht Entwicklern den schnellen Einstieg in die Evaluierung der 66AK2Gx-Prozessorfamilie und die beschleunigte Entwicklung von Audio-, industriellen Motorsteuerungen, Smart-Grid-Schutz und anderen hochzuverlässigen, (...)
Benutzerhandbuch: PDF
Entwicklungskit
EVMK2GXS — 66AK2Gx (K2G) 1 GHz, hochsicherers Evaluierungsmodul
Das hochsichere K2G 1-GHz-Evaluierungsmodul (EVM) ermöglicht Entwicklern den Einstieg in die Evaluierung und das Testen der Programmierung der hochsicheren Entwicklungsversion des 66AK2Gx-Prozessors und die Beschleunigung der nächsten Stufe der Secure-Boot-Produktentwicklung von Audio- und (...)
Benutzerhandbuch: PDF
Support-Software
SPRCA41 — G3 Data Concentrator Development Package Software (v4.5.0.10)
Simulationsmodell
TPS3808G01 TINA-TI Transient Reference Design
SBVM030.TSC (208 KB) - TINA-TI Reference Design
Simulationsmodell
TPS3808G01 TINA-TI Transient Spice Model
SBVM031.ZIP (41 KB) - TINA-TI Spice Model
Simulationsmodell
TPS3808G01 Unencrypted PSpice Transient Model Package (Rev. B)
SLIM038B.ZIP (81 KB) - PSpice Model
Stückliste (BOM)
Using the TMS320C6657 to Implement Efficient OPUS Codec Solution BOM
TIDRFB3.PDF (191 KB)
CAD/CAE-Symbol
Using the TMS320C6657 to Implement Efficient OPUS Codec Solution CAD Files
TIDRFB5.ZIP (1728 KB)
Gerberdatei
Using the TMS320C6657 to Implement Efficient OPUS Codec Solution Gerber
TIDCAH0.ZIP (9013 KB)
Leiterplatten-Layout
Using the TMS320C6657 to Implement Efficient OPUS Codec Solution PCB
TIDRFB4.ZIP (4763 KB)
Schaltplan
Using the TMS320C6657 to Implement Efficient OPUS Codec Solution Schematic
TIDRFB2.PDF (1717 KB)
Simulationstool
PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool
PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese Design- und Simulationssuite mit vollem Funktionsumfang verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
Referenzdesigns
TIDA-050034 — Referenzdesign für integrierte Stromversorgung für NXP i.MX 7D-Prozessor
TIDA-050034 ist eine voll funktionsfähige Entwicklungsplatine, die den PMIC TPS65218DO von TI mit dem Anwendungsprozessor NXP i.MX 7Dual kombiniert.
Das Hardwaredesign besteht aus DDR3L SDRAM (2 × 512 MB), 64 MB seriellem NOR-Flash-Speicher, 8 GB eMMC 5.0 iNAND, SD-Kartenschnittstelle v3.0, (...)
Referenzdesigns
PMP23366 — Redundantes Dual-Input-PoE-PD Klasse 6 mit nahtlosem Übergang und Telemetriereferenz
Dieses Design implementiert ein Powered Device (PD) der Klasse 6 für Power over Ethernet (PoE) mit zwei redundanten PoE-Eingängen und reibungslosem Übergang zwischen diesen Eingängen und einem Zusatzeingang. Zwei TPS2372-3 PD-Controller werden für Hochleistungs-PoE-Steuerung bis zu 51 W verwendet. (...)
Test report: PDF
Referenzdesigns
TIDA-010011 — Referenzdesign für hocheffiziente Stromversorgungsarchitektur für Schutzrelais-Prozessormodul
Dieses Referenzdesign zeigt verschiedene Stromversorgungsarchitekturen zur Erzeugung von mehreren Spannungsschienen für ein Anwendungsprozessormodul, das einen Laststrom > 1 A und einen hohen Wirkungsgrad benötigt. Die erforderliche Stromversorgung wird über einen 5-, 12- oder 24-V-DC-Eingang von (...)
Referenzdesigns
PMP20859 — Redundantes Dual-Input-PoE-PD mit nahtlosem Übergangs-Referenzdesign
Dieses Referenzdesign implementiert ein stromversorgtes Gerät (PD) nach IEEE802.3bt (Entwurf) mit Power over Ethernet (PoE) mit zwei redundanten PoE-Eingängen und reibungslosem Übergang zwischen diesen Eingängen und einem Zusatzeingang. Das Design besteht aus einem (...)
Referenzdesigns
TIDA-01214 — Isoliertes, hochpräzises Analog-Eingangsmodul-Referenzdesign mit 16-Bit-ADC und digitalem Isolator
Dieses Referenzdesign bietet genaue Messungen von AC-Spannungs- und Stromeingängen unter Verwendung eines präzisen 16-Bit-SAR-ADCs über einen weiten Eingangsbereich, der den Schutz- und Messbereich abdeckt (einschließlich der Abtastanforderungen der IEC 61850-9-2), das Systemdesign vereinfacht und (...)
Referenzdesigns
TIDA-050001 — HDMI 2.0 ESD-Schutz-Referenzdesign
Dieses Referenzdesign soll zwei verschiedene Möglichkeiten zum Schutz der TMDS-Leitungen eines HDMI 2,0-Treibers und -Retimers vor elektrostatischer Entladung (ESD) zeigen. Der HDMI-Standard wird in vielen Anwendungen verwendet, von Set-Top-Boxen über Notebooks bis hin zu Fernsehern. Da diese Ports (...)
Referenzdesigns
TIDEP0046 — Referenzdesign zur Monte-Carlo-Simulation auf dem AM57x mit OpenCL für DSP-Beschleunigung
TI’s high performance ARM® Cortex®-A15 based AM57x processors also integrate C66x DSPs. These DSPs were designed to handle high signal and data processing tasks that are often required by industrial, automotive and financial applications. The AM57x OpenCL implementation makes it easy (...)
Referenzdesigns
TIDEP0047 — Stromversorgungs- und Temperaturüberlegungen bei Verwendung des TI-Referenzdesigns mit dem AM57x-Pro
This is a reference design based on the AM57x processor and companion TPS659037 power management integrated circuit (PMIC). This design specifically highlights important power and thermal design considerations and techniques for systems designed with AM57x and TPS659037. It includes (...)
Referenzdesigns
TIDA-00847 — Größe und Kostenoptimierte Binärmodul Referenzdesign mit digitalen Isolatoren mit integrierter Strom
Dieses Referenzdesign zeigt eine platz- und kostenoptimierte Architektur für ein binäres 4-Kanal-DC-Eingangsmodul mit verbesserter Messgenauigkeit und Statusanzeige unter Verwendung von nur zwei Produkten, was das Systemdesign vereinfacht. Das MCU-basierte Binärmodul verbessert die Messauflösung (...)
Referenzdesigns
TIDEP0036 — Referenzdesign mit dem TMS320C6657 zur Implementierung einer effizienten OPUS-Codec-Lösung
The TIDEP0036 reference design provides an example of the ease of running TI optimized Opus encoder/decoder on the TMS320C6657 device. Since Opus supports a a wide range of bit rates, frame sizes and sampling rates, all with low delay, it has applicability for voice communications, networked audio (...)
| Gehäuse | Pins | CAD-Symbole, Footprints und 3D-Modelle |
|---|---|---|
| SOT-23 (DBV) | 6 | Ultra Librarian |
| WSON (DRV) | 6 | Ultra Librarian |
Bestellen & Qualität
Beinhaltete Information:
- RoHS
- REACH
- Bausteinkennzeichnung
- Blei-Finish/Ball-Material
- MSL-Rating / Spitzenrückfluss
- MTBF-/FIT-Schätzungen
- Materialinhalt
- Qualifikationszusammenfassung
- Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
- Werksstandort
- Montagestandort
Support und Schulungen
TI E2E™-Foren mit technischem Support von TI-Ingenieuren
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.