Inicio Convertidores de datos Convertidores analógico-digitales (ADC) ADC de alta velocidad (≥ 10 MSPS)
Inicio
Convertidores de datos
Convertidores analógico-digitales (ADC)
ADC de alta velocidad (≥ 10 MSPS)

ADC08DJ3200

ACTIVO

Convertidor analógico a digital (ADC) de muestreo de RF de 8 bits, 3,2 GSPS dobles o 6,4 GSPS simple

Haga su pedido ahora
Hoja de datos

ADC08DJ3200

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Sample rate (max) (Msps) 3200, 6400 Resolution (Bits) 8 Number of input channels 1, 2 Interface type JESD204B Analog input BW (MHz) 8000 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.8 Power consumption (typ) (mW) 2800 Architecture Folding Interpolating SNR (dB) 49.4 ENOB (bit) 7.8 SFDR (dB) 69 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 3200, 6400 Resolution (Bits) 8 Number of input channels 1, 2 Interface type JESD204B Analog input BW (MHz) 8000 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.8 Power consumption (typ) (mW) 2800 Architecture Folding Interpolating SNR (dB) 49.4 ENOB (bit) 7.8 SFDR (dB) 69 Operating temperature range (°C) -40 to 85 Input buffer Yes
FCCSP (AAV) 144 100 mm² 10 x 10
  • ADC core:
    • 8-bit resolution
    • Up to 6.4 GSPS in single-channel mode
    • Up to 3.2 GSPS in dual-channel mode
  • Performance specifications (fIN = 997 MHz):
    • ENOB: 7.8 bits
    • SFDR:
      • Dual-channel mode: 67 dBFS
      • Single-channel mode: 62 dBFS
  • Buffered analog inputs with VCMI of 0 V:
    • Analog input bandwidth (–3 dB): 8.0 GHz
    • Usable input frequency range: >10 GHz
    • Full-scale input voltage (VFS, default): 0.8 VPP
    • Analog input common-mode (VICM): 0 V
  • Noiseless aperture delay (TAD) adjustment:
    • Precise sampling control: 19-fs step
    • Simplifies synchronization and interleaving
    • Temperature and voltage invariant delays
  • Easy-to-use synchronization features:
    • Automatic SYSREF timing calibration
    • Timestamp for sample marking
  • JESD204B serial data interface:
    • Supports subclass 0 and 1
    • Maximum lane rate: 12.8 Gbps
    • Up to 16 lanes allows reduced lane rate
  • Power consumption: 2.8 W
  • Power supplies: 1.1 V, 1.9 V
  • ADC core:
    • 8-bit resolution
    • Up to 6.4 GSPS in single-channel mode
    • Up to 3.2 GSPS in dual-channel mode
  • Performance specifications (fIN = 997 MHz):
    • ENOB: 7.8 bits
    • SFDR:
      • Dual-channel mode: 67 dBFS
      • Single-channel mode: 62 dBFS
  • Buffered analog inputs with VCMI of 0 V:
    • Analog input bandwidth (–3 dB): 8.0 GHz
    • Usable input frequency range: >10 GHz
    • Full-scale input voltage (VFS, default): 0.8 VPP
    • Analog input common-mode (VICM): 0 V
  • Noiseless aperture delay (TAD) adjustment:
    • Precise sampling control: 19-fs step
    • Simplifies synchronization and interleaving
    • Temperature and voltage invariant delays
  • Easy-to-use synchronization features:
    • Automatic SYSREF timing calibration
    • Timestamp for sample marking
  • JESD204B serial data interface:
    • Supports subclass 0 and 1
    • Maximum lane rate: 12.8 Gbps
    • Up to 16 lanes allows reduced lane rate
  • Power consumption: 2.8 W
  • Power supplies: 1.1 V, 1.9 V

The ADC08DJ3200 device is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that can directly sample input frequencies from DC to above 10 GHz. In dual-channel mode, the ADC08DJ3200 can sample up to 3200 MSPS and up to 6400 MSPS in single-channel mode. Programmable tradeoffs in channel count (dual-channel mode) and Nyquist bandwidth (single-channel mode) allow development of flexible hardware that meets the needs of both high channel count or wide instantaneous signal bandwidth applications. Full-power input bandwidth (–3 dB) of 8.0 GHz, with usable frequencies exceeding the –3-dB point in both dual- and single-channel modes, allows direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.

The ADC08DJ3200 uses a high-speed JESD204B output interface with up to 16 serialized lanes and subclass-1 compliance for deterministic latency and multi-device synchronization. The serial output lanes support up to 12.8 Gbps and can be configured to trade-off bit rate and number of lanes. At 5 GSPS, only four total lanes are required running at 12.5 Gbps or 16 lanes can be used to reduce the lane rate to 3.125 Gbps. Innovative synchronization features, including noiseless aperture delay (TAD) adjustment and SYSREF windowing, simplify system design for phased array radar and MIMO communications.

The ADC08DJ3200 device is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that can directly sample input frequencies from DC to above 10 GHz. In dual-channel mode, the ADC08DJ3200 can sample up to 3200 MSPS and up to 6400 MSPS in single-channel mode. Programmable tradeoffs in channel count (dual-channel mode) and Nyquist bandwidth (single-channel mode) allow development of flexible hardware that meets the needs of both high channel count or wide instantaneous signal bandwidth applications. Full-power input bandwidth (–3 dB) of 8.0 GHz, with usable frequencies exceeding the –3-dB point in both dual- and single-channel modes, allows direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.

The ADC08DJ3200 uses a high-speed JESD204B output interface with up to 16 serialized lanes and subclass-1 compliance for deterministic latency and multi-device synchronization. The serial output lanes support up to 12.8 Gbps and can be configured to trade-off bit rate and number of lanes. At 5 GSPS, only four total lanes are required running at 12.5 Gbps or 16 lanes can be used to reduce the lane rate to 3.125 Gbps. Innovative synchronization features, including noiseless aperture delay (TAD) adjustment and SYSREF windowing, simplify system design for phased array radar and MIMO communications.
open-in-new Buscar otro/a ADC de alta velocidad (≥ 10 MSPS)
Descargar Ver vídeo con transcripción Video

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 3
Tipo Título Fecha
* Data sheet ADC08DJ3200 6.4-GSPS Single-Channel or 3.2-GSPS Dual-Channel, 8-bit, RF-Sampling Analog-to-Digital Converter (ADC) datasheet (Rev. A) PDF | HTML 21 feb 2019
Application notes Intel Stratix 10 GX 16-Lane RX JESD204B-ADC12DJ3200 Interoperability Reference Design 30 may 2018
EVM User's guide ADCxxDJxx00 Evaluation Module User's Guide (Rev. A) 09 ene 2018

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

ADC08DJ3200EVM — Módulo de evaluación de ADC de muestreo de RF ADC08DJ3200 de 8 bits, 3,2 GSPS dobles o 6,4 GSPS simp

The ADC08DJ3200 evaluation module (EVM) allows for the evaluation of the ADC08DJ3200 device. ADC08DJ3200 is a low-power, 8-bit, dual-channel 3.2-GSPS or single-channel 6.4-GSPS, RF-sampling analog-to-digital converter (ADC) with a buffered analog input, integrated digital down converter with (...)

Guía del usuario: PDF
No disponible en TI.com
Firmware

TI-JESD204-IP — JESD204 Rapid Design IP para FPGA conectadas a convertidores de datos de alta velocidad TI

The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
Solicitar
GUI para el módulo de evaluación (EVM)

SLAC745 — ADC12DJxx00 GUI

lock = Requiere aprobación de exportación (1 minuto)
Productos y hardware compatibles

Productos y hardware compatibles

Productos
ADC de alta velocidad (≥ 10 MSPS)
ADC08DJ3200 — Convertidor analógico a digital (ADC) de muestreo de RF de 8 bits, 3,2 GSPS dobles o 6,4 GSPS simple ADC12DJ3200 — Convertidor analógico a digital (ADC) de muestreo de RF de 12 bits, 3,2 GSPS dobles o 6,4 GSPS simpl
Desarrollo de hardware
Placa de evaluación
ADC08DJ3200EVM — Módulo de evaluación de ADC de muestreo de RF ADC08DJ3200 de 8 bits, 3,2 GSPS dobles o 6,4 GSPS simp ADC12DJ2700EVM — Módulo de evaluación de ADC de muestreo de RF ADC12DJ2700 de 12 bits, 2,7 GSPS dobles o 5,4 GSPS sim ADC12DJ3200EVM — Módulo de evaluación de ADC de muestreo de RF ADC12DJ3200 de 12 bits, 3,2 GSPS dobles o 6,4 GSPS sim
lock Descargar
Modelo de simulación

ADC12DJ3200 IBIS Model

SLVMC42.ZIP (36 KB) - IBIS Model
Descargar
Modelo de simulación

ADC12DJ3200 IBIS-AMI Model

SLVMC55.ZIP (5569 KB) - IBIS-AMI Model
Descargar
Herramienta de cálculo

FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator

This Excel calculator provides system designers a way to simplify the design and debugging of direct RF-sampling receivers. It offers three functions: frequency planning, analog filtering, and decimation filter spur location.

In the concept phase, a frequency-planning tool enables fine tuning of (...)

Productos y hardware compatibles

Productos y hardware compatibles

Productos
Receptores
ADC32RF80 — Receptor de banda ancha de muestreo de RF e IC de retroalimentación de dos canales, 14 bits, 3 GSPS ADC32RF82 — Receptor de telecomunicaciones con muestreo de RF e IC de retroalimentación de dos canales, 14 bits ADC32RF83 — Receptor de banda ancha con muestreo de RF e IC de retroalimentación de dos canales, 14 bits, 3 GSPS
ADC de alta velocidad (≥ 10 MSPS)
ADC08DJ3200 — Convertidor analógico a digital (ADC) de muestreo de RF de 8 bits, 3,2 GSPS dobles o 6,4 GSPS simple ADC12DJ2700 — Convertidor analógico a digital (ADC) de muestreo de RF de 12 bits, 2,7 GSPS dobles o 5,4 GSPS simpl ADC12DJ3200 — Convertidor analógico a digital (ADC) de muestreo de RF de 12 bits, 3,2 GSPS dobles o 6,4 GSPS simpl ADC12DJ5200RF — ADC de 12 bits de muestreo de RF con 5,2 GSPS de doble canal o 10,4 GSPS de un solo canal ADC12J1600 — Convertidor analógico a digital (ADC) de muestreo de RF de 12 bits y 1,6 GSPS ADC12J2700 — Convertidor analógico a digital (ADC) de muestreo de RF de 12 bits y 2,7 GSPS ADC12J4000 — Convertidor analógico a digital (ADC) de muestreo de RF de 12 bits y 4,0 GSPS ADC31RF80 — Receptor de banda ancha de muestreo de RF e IC de retroalimentación de 14 bits, 3 GSPS ADC32RF42 — Convertidor analógico a digital (ADC) de muestreo de RF de dos canales, 14 bits y 1,5 GSPS ADC32RF44 — Convertidor analógico a digital (ADC) de muestreo de RF de dos canales, 14 bits y 2,6 GSPS ADC32RF45 — Convertidor analógico a digital (ADC) de muestreo de RF de dos canales, 14 bits y 3 GSPS
Transceptores de muestreo de RF
AFE7422 — Transceptor de muestreo de RF de 2 transmisores y 2 receptores de 10 MHz a 6 GHz y un IBW máx. de 12 AFE7444 — Transceptor de muestreo de RF de 4 transmisores y 4 receptores, de 10 MHz a 6 GHz y un IBW máx. de 6
Descargar
Herramienta de simulación

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

PSpice® for TI is a design and simulation environment that helps evaluate functionality of analog circuits. This full-featured, design and simulation suite uses an analog analysis engine from Cadence®. Available at no cost, PSpice for TI includes one of the largest model libraries in the (...)
Solicitar
Diseños de referencia

TIDA-01021 — Diseño de referencia de registro de tiempo de JESD204B 15 GHz multicanal para DSO, radares y comprob

High speed multi-channel applications require precise clocking solutions capable of managing channel-to-channel skew in order to achieve optimal system SNR, SFDR, and ENOB. This reference design is capable of supporting two high speed channels on separate boards by utilizing TI’s LMX2594 (...)
Design guide: PDF
Esquema: PDF
Diseños de referencia

TIDA-01022 — Diseño de referencia flexible AFE multicanal de 3.2 GSPS para DSO, radares y sistemas de prueba 5G i

This high speed multi-channel data capture reference design enables optimum system performance. System designers needs to consider critical design parameters like clock jitter and skew for high speed multi-channel clock generation, which affects overall system SNR, SFDR, channel to channel skew (...)
Design guide: PDF
Esquema: PDF
Paquete Pasadores Descargar
FCCSP (AAV) 144 Ver opciones
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL) / reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene preguntas sobre la calidad, el paquete o el pedido de productos de TI, consulte el soporte de TI. ​​​​​​​​​​​​​​

Videos