ADC12DJ3200
- ADC コア
- 12 ビットの分解能
- シングル・チャネル・モードで最大 6.4GSPS
- デュアル・チャネル・モードで最大 3.2GSPS
- 性能仕様
- ノイズ・フロア (信号なし、VFS =
1.0VPP-DIFF)
- デュアル・チャネル・モード：–151.8dBFS/Hz
- シングル・チャネル・モード：–154.6dBFS/Hz
- HD2、HD3：最高 3GHz まで -65dBc
- ノイズ・フロア (信号なし、VFS =
1.0VPP-DIFF)
- バッファ付きアナログ入力、VCMI
= 0V
- アナログ入力帯域幅 (-3dB)：8.0GHz
- 使用可能な入力周波数範囲: >10GHz
- フルスケール入力電圧 (VFS、デフォルト)：0.8VPP
- アナログ入力同相 (VICM)：0V
- ノイズなしのアパーチャ遅延 (TAD)
調整
- 高精度のサンプリング制御: 19fsステップ
- 同期およびインターリーブ動作を簡素化
- 遅延は温度および電圧に対して不変
- 使いやすい同期機能
- SYSREFタイミングの自動較正
- サンプル・マーキング用のタイムスタンプ
- JESD204B
シリアル・データ・インターフェイス
- サブクラス0および1をサポート
- 最大レーン速度: 12.8Gbps
- 最大16レーンを使用できるためレーン速度を低減可能
- デュアル・チャネル・モードのデジタル・ダウン・コンバータ
- 実数出力：DDC バイパスまたは 2x 間引き
- 複素数出力：4x、8x、または 16x 間引き
- DDC ごとに 4 つの独立した 32 ビット NCO
- 消費電力：3W
- 電源：1.1V、1.9V
ADC12DJ3200デバイスはRFサンプリング、ギガ・サンプルのアナログ/デジタル・コンバータ(ADC)で、DCから10GHz超までの入力周波数を直接サンプリングできます。ADC12DJ3200はデュアル・チャネル・モードで最大3200MSPS、シングル・チャネル・モードで最大6400MSPSをサンプリングできます。チャネル数(デュアル・チャネル・モード)とナイキスト帯域幅(シングル・チャネル・モード)のトレードオフをプログラム可能なため、多くのチャネル数や広い瞬間的な信号帯域幅を必要とするアプリケーションの両方の要求に対応できる、柔軟なハードウェアを開発できます。フルパワー入力帯域幅(-3dB)は8.0GHzで、使用可能な周波数はデュアル・チャネルとシングル・チャネル・モードの両方で-3dBのポイントを超えて拡大されるため、Lバンド、Sバンド、Cバンド、Xバンドを直接RFサンプリングでき、周波数の機動性が高いシステムを実現できます。
ADC12DJ3200は高速のJESD204B出力インターフェイスを使用し、最大16の直列化されたレーンを持ち、決定論的レイテンシとマルチデバイス同期についてサブクラス1に準拠しています。シリアル出力レーンは最高12.8Gbpsをサポートし、ビット・レートとレーン数のトレードオフを設定可能です。 革新的な同期機能として、ノイズなしのアパーチャ遅延(TAD)調整、SYSREFのウィンドウ処理などがあり、位相アレイ・レーダーやMIMO通信のシステム設計を簡素化できます。 デュアル・チャネル・モードのオプションのデジタル・ダウンコンバータ(DDC)により、インターフェイス速度(実数および複素数間引きモード)の低減と、信号のデジタル・ミキシング(複素数間引きモードのみ)が可能です。
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン互換製品。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | ADC12DJ3200 6.4GSPS シングル・チャネルまたは 3.2GSPS デュアル・チャネル、12 ビット、RF サンプリングのアナログ / デジタル・コンバータ (ADC) データシート (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2020/07/11 |
| アプリケーション・ノート | Comparing Active vs. Passive High-Speed/RF A/D Converter Front Ends | PDF | HTML | 2025/03/28 | |||
| アプリケーション・ノート | Evaluating High-Speed, RF ADC Converter Front-end Architectures | PDF | HTML | 2025/03/26 | |||
| 技術記事 | So, what's a VNA anyway? | PDF | HTML | 2019/08/23 | |||
| 技術記事 | So, what's the deal with frequency response? | PDF | HTML | 2019/08/23 | |||
| 技術記事 | So, what are S-parameters anyway? | PDF | HTML | 2019/05/23 | |||
| アプリケーション・ノート | Intel Stratix 10 GX 16-Lane RX JESD204B-ADC12DJ3200 Interoperability Reference Design | 2018/05/30 | ||||
| 技術記事 | Preparing for 5G applications: sync your multichannel JESD204B data acquisition sy | PDF | HTML | 2017/08/28 | |||
| 技術記事 | High-speed data converter clocking for JESD204B | PDF | HTML | 2017/07/07 | |||
| アナログ デザイン ジャーナル | Designing a modern power supply for RF sampling converters | 2017/04/26 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
ADC12DJ3200EVM — ADC12DJ3200 12 ビット、デュアル 3.2GSPS またはシングル 6.4GSPS、RF サンプリング ADC の評価基板
ABACO-3P-FMC134 — Abaco Systems® ダイレクト RF 変換 4 チャネル 3.2GSPS または 2 チャネル 6.4GSPS ADC FPGA メザニン カード
Abaco FMC134 は、4 個の 12 ビット 3.2GSPS または 2 個の 12 ビット 6.4GSPS A/D コンバータ (ADC) を提供します。このモジュールは、JEDEC JESD204B データ コンバータ デジタル インターフェイスを使用する FPGA メザニン カード (FMC) コネクタを搭載したドーターカード内のテキサス インスツルメンツ ADC12DJ3200 2 チャネル、12 ビット、3.2GSPS の ADC (2 個) を強調しています。
FMC134 は、FMC+ 規格 (ANSI/VITA 57.4) (...)
ANNAP-3P-WWDM60 — Annapolis Microsystems 4-channel ADC, 2-channel DAC FPGA mezzanine card up to 10GSPS
PENTEK-3P-71141-XMC — Pentek Model 71141 1-Ch. 6.4 GHz or 2-Ch. 3.2 GHz ADC, 2-Ch 6.4 GHz DAC Kintex UltraScale - XMC
ADC12DJ3200 を搭載した、すぐに使用できる完成度の高いボードの検討で、開発中のプロジェクトを迅速化できます。Pentek Jade® Model 71141 は、TI (テキサス・インスツルメンツ) の ADC12DJ3200 ADC を採用した、レーダーおよびソフトウェア無線のインターフェイス・ソリューションに最適な製品です。Pentek のこのソリューションは、複数の 6.4GSPS DAC に加えて、1 チャネルの 6.4GSPS 12 ビット ADC、または 2 チャネルの 3.2GSPS 12 ビット ADC を採用しています。この製品は、VITA 42.0 (...)
SLAC748 — Arria10 + ADC12DJ3200 JMODE0 Design Firmware
SLVC698 — Xilinx KCU105 + ADC12DJ3200 JMODE0/JMODE2 Design Firmware
TI204C-IP — Request for JESD204 rapid design IP
JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。
JESD204 rapid design IP は、TI の高速データ (...)
DATACONVERTERPRO-SW — 高速データ コンバータ向け Pro GUI インストーラー、v5.31
この高速データ コンバータ Pro GUIは、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ コンバータである A/D コンバータ (ADC) や D/A コンバータ (DAC) と、アナログ フロント エンド (AFE) の各プラットフォームの評価を支援するために設計されました。DATACONVERTERPRO-SW は、データ キャプチャとパターン ジェネレータのカードである TSW14xxx シリーズ全体をサポートする設計を採用しており、時間ドメインと周波数ドメインの両方でデータ (...)
SLAC745 — ADC12DJxx00 GUI
ADC12DJ3200 and ADC12DJ3200QML-SP IBIS and IBIS-AMI Model
ADC12DJ5200RF-HSACCURACY-CALC — Accuracy calculation for ADC12DJ5200RF with amplifier input
FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator
この Excel カリキュレータは、システム設計者がダイレクト RF サンプリングレシーバの設計とデバッグを簡素化する方法を提供します。周波数計画、アナログ フィルタリング、デシメーション フィルタのスプリアス位置の 3 つの機能を備えています。
コンセプト フェーズでは、周波数計画ツールを使用して、ADC サンプリング レートと入力周波数の両方の位置を微調整し、ブロッキング イベント時にスプリアス フリー ダイナミック レンジ (SFDR) を最適化できます。一部の設計は、その両方に対応する柔軟性があります。L バンド レシーバやワイヤレス (...)
TIDA-010122 — マルチチャネル AFE システム向け、データ コンバータの DDC と NCO の同期機能のリファレンス デザイン
このリファレンス デザインは、mMIMO (massive multiple input multiple output、マッシブ MIMO)、フェーズド アレイ レーダー、通信ペイロードなど、新登場の 5G 採用アプリケーションに関係する同期設計の課題解決に役立ちます。一般的な RF フロント エンドの場合、アンテナ、低ノイズ アンプ (LNA)、ミキサ、局部発振器 (LO) はアナログ領域に、また、A/D コンバータ、数値制御発振器 (NCO)、デジタル ダウン コンバータ (DDC) はデジタル領域にあります。システム全体の同期を実現するには、これらのデジタル ブロックをシステム (...)
TIDA-01021 — DSO、レーダ、5G 無線テスタ向けのマルチチャネル JESD204B 15GHz クロック リファレンス デザイン
TIDA-01022 — DSO、レーダー、5G ワイヤレス テスト システム向けのフレキシブルな 3.2GSPS マルチチャネル AFE のリファレンス デザイン
TIDA-01023 — レーダー / 5G ワイヤレス テスタ向け、チャネル数の多い JESD204B クロック生成のリファレンス デザイン
TIDA-01024 — レーダー / 5G ワイヤレス テスタ向け、チャネル数の多い JESD204B デイジーチェーン クロックのリファレンス デザイン
TIDA-01027 — 12.8GSPS データ アクイジション システムの性能を最大化する低ノイズ電源のリファレンス デザイン
TIDA-01028 — 高速オシロスコープおよび広帯域デジタイザ向けの 12.8GSPS アナログ フロント エンドのリファレンス デザイン
TIDA-01442 — ADC12DJ3200 を使用する L-、S-、C-、X- バンド用の直接 RF- サンプリングレーダーレシーバのリファレンスデザイン
このリファレンス デザインは ADC12DJ3200 評価基板 (EVM) を使用し、HF、VHF、UHF、L、S、C の各バンドと X バンドの一部で動作するレーダーの RF 直接サンプリング レシーバを提示します。この A/D コンバータ (ADC) には広いアナログ入力帯域幅と高いサンプリング レート (6.4GSPS) という特長があるので、単一のレシーバまたは ADC でマルチバンドに対応できます。ADC に RF 直接サンプリング能力があるので、いくつかのダウンコンバージョン段が不要になり、部品数が減って、システム全体の複雑性を低減できます。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| FCCSP (ZEG) | 144 | Ultra Librarian |
| FCCSP (AAV) | 144 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。