製品詳細

Sample rate (Max) (MSPS) 3200, 6400 Resolution (Bits) 12 Number of input channels 2, 1 Interface type JESD204B Analog input BW (MHz) 8000 Features Ultra High Speed Rating Catalog Input range (Vp-p) 0.8 Power consumption (Typ) (mW) 3000 Architecture Folding Interpolating SNR (dB) 57.6 ENOB (Bits) 9 SFDR (dB) 75 Operating temperature range (C) -40 to 85 Input buffer Yes
Sample rate (Max) (MSPS) 3200, 6400 Resolution (Bits) 12 Number of input channels 2, 1 Interface type JESD204B Analog input BW (MHz) 8000 Features Ultra High Speed Rating Catalog Input range (Vp-p) 0.8 Power consumption (Typ) (mW) 3000 Architecture Folding Interpolating SNR (dB) 57.6 ENOB (Bits) 9 SFDR (dB) 75 Operating temperature range (C) -40 to 85 Input buffer Yes
FCBGA (AAV) 144 100 mm² 10 x 10
  • ADC コア
    • 12 ビットの分解能
    • シングル・チャネル・モードで最大 6.4GSPS
    • デュアル・チャネル・モードで最大 3.2GSPS
  • 性能仕様
    • ノイズ・フロア (信号なし、VFS = 1.0VPP-DIFF)
      • デュアル・チャネル・モード:–151.8dBFS/Hz
      • シングル・チャネル・モード:–154.6dBFS/Hz
    • HD2、HD3:最高 3GHz まで -65dBc
  • バッファ付きアナログ入力、VCMI = 0V
    • アナログ入力帯域幅 (-3dB):8.0GHz
    • 使用可能な入力周波数範囲: >10GHz
    • フルスケール入力電圧 (VFS、デフォルト):0.8VPP
    • アナログ入力同相 (VICM):0V
  • ノイズなしのアパーチャ遅延 (TAD) 調整
    • 高精度のサンプリング制御: 19fsステップ
    • 同期およびインターリーブ動作を簡素化
    • 遅延は温度および電圧に対して不変
  • 使いやすい同期機能
    • SYSREFタイミングの自動較正
    • サンプル・マーキング用のタイムスタンプ
  • JESD204B シリアル・データ・インターフェイス
    • サブクラス0および1をサポート
    • 最大レーン速度: 12.8Gbps
    • 最大16レーンを使用できるためレーン速度を低減可能
  • デュアル・チャネル・モードのデジタル・ダウン・コンバータ
    • 実数出力:DDC バイパスまたは 2x 間引き
    • 複素数出力:4x、8x、または 16x 間引き
    • DDC ごとに 4 つの独立した 32 ビット NCO
  • 消費電力:3W
  • 電源:1.1V、1.9V
  • ADC コア
    • 12 ビットの分解能
    • シングル・チャネル・モードで最大 6.4GSPS
    • デュアル・チャネル・モードで最大 3.2GSPS
  • 性能仕様
    • ノイズ・フロア (信号なし、VFS = 1.0VPP-DIFF)
      • デュアル・チャネル・モード:–151.8dBFS/Hz
      • シングル・チャネル・モード:–154.6dBFS/Hz
    • HD2、HD3:最高 3GHz まで -65dBc
  • バッファ付きアナログ入力、VCMI = 0V
    • アナログ入力帯域幅 (-3dB):8.0GHz
    • 使用可能な入力周波数範囲: >10GHz
    • フルスケール入力電圧 (VFS、デフォルト):0.8VPP
    • アナログ入力同相 (VICM):0V
  • ノイズなしのアパーチャ遅延 (TAD) 調整
    • 高精度のサンプリング制御: 19fsステップ
    • 同期およびインターリーブ動作を簡素化
    • 遅延は温度および電圧に対して不変
  • 使いやすい同期機能
    • SYSREFタイミングの自動較正
    • サンプル・マーキング用のタイムスタンプ
  • JESD204B シリアル・データ・インターフェイス
    • サブクラス0および1をサポート
    • 最大レーン速度: 12.8Gbps
    • 最大16レーンを使用できるためレーン速度を低減可能
  • デュアル・チャネル・モードのデジタル・ダウン・コンバータ
    • 実数出力:DDC バイパスまたは 2x 間引き
    • 複素数出力:4x、8x、または 16x 間引き
    • DDC ごとに 4 つの独立した 32 ビット NCO
  • 消費電力:3W
  • 電源:1.1V、1.9V

ADC12DJ3200デバイスはRFサンプリング、ギガ・サンプルのアナログ/デジタル・コンバータ(ADC)で、DCから10GHz超までの入力周波数を直接サンプリングできます。ADC12DJ3200はデュアル・チャネル・モードで最大3200MSPS、シングル・チャネル・モードで最大6400MSPSをサンプリングできます。チャネル数(デュアル・チャネル・モード)とナイキスト帯域幅(シングル・チャネル・モード)のトレードオフをプログラム可能なため、多くのチャネル数や広い瞬間的な信号帯域幅を必要とするアプリケーションの両方の要求に対応できる、柔軟なハードウェアを開発できます。フルパワー入力帯域幅(-3dB)は8.0GHzで、使用可能な周波数はデュアル・チャネルとシングル・チャネル・モードの両方で-3dBのポイントを超えて拡大されるため、Lバンド、Sバンド、Cバンド、Xバンドを直接RFサンプリングでき、周波数の機動性が高いシステムを実現できます。

ADC12DJ3200は高速のJESD204B出力インターフェイスを使用し、最大16の直列化されたレーンを持ち、決定論的レイテンシとマルチデバイス同期についてサブクラス1に準拠しています。シリアル出力レーンは最高12.8Gbpsをサポートし、ビット・レートとレーン数のトレードオフを設定可能です。 革新的な同期機能として、ノイズなしのアパーチャ遅延(TAD)調整、SYSREFのウィンドウ処理などがあり、位相アレイ・レーダーやMIMO通信のシステム設計を簡素化できます。 デュアル・チャネル・モードのオプションのデジタル・ダウンコンバータ(DDC)により、インターフェイス速度(実数および複素数間引きモード)の低減と、信号のデジタル・ミキシング(複素数間引きモードのみ)が可能です。

ADC12DJ3200デバイスはRFサンプリング、ギガ・サンプルのアナログ/デジタル・コンバータ(ADC)で、DCから10GHz超までの入力周波数を直接サンプリングできます。ADC12DJ3200はデュアル・チャネル・モードで最大3200MSPS、シングル・チャネル・モードで最大6400MSPSをサンプリングできます。チャネル数(デュアル・チャネル・モード)とナイキスト帯域幅(シングル・チャネル・モード)のトレードオフをプログラム可能なため、多くのチャネル数や広い瞬間的な信号帯域幅を必要とするアプリケーションの両方の要求に対応できる、柔軟なハードウェアを開発できます。フルパワー入力帯域幅(-3dB)は8.0GHzで、使用可能な周波数はデュアル・チャネルとシングル・チャネル・モードの両方で-3dBのポイントを超えて拡大されるため、Lバンド、Sバンド、Cバンド、Xバンドを直接RFサンプリングでき、周波数の機動性が高いシステムを実現できます。

ADC12DJ3200は高速のJESD204B出力インターフェイスを使用し、最大16の直列化されたレーンを持ち、決定論的レイテンシとマルチデバイス同期についてサブクラス1に準拠しています。シリアル出力レーンは最高12.8Gbpsをサポートし、ビット・レートとレーン数のトレードオフを設定可能です。 革新的な同期機能として、ノイズなしのアパーチャ遅延(TAD)調整、SYSREFのウィンドウ処理などがあり、位相アレイ・レーダーやMIMO通信のシステム設計を簡素化できます。 デュアル・チャネル・モードのオプションのデジタル・ダウンコンバータ(DDC)により、インターフェイス速度(実数および複素数間引きモード)の低減と、信号のデジタル・ミキシング(複素数間引きモードのみ)が可能です。

ダウンロード

お客様が関心を持ちそうな類似製品

open-in-new 製品の比較
比較対象デバイスと同等の機能で、ピン互換製品。
NEW ADC08DJ5200RF アクティブ デュアルチャネル 5.2GSPS またはシングルチャネル 10.4GSPS、RF サンプリング 8 ビット ADC ADC08DJ5200RF offers higher speed, lower resolution, and no DDC.
ADC12DJ4000RF アクティブ デュアルチャネル 4GSPS またはシングルチャネル 8GSPS、RF サンプリング 12 ビット ADC ADC12DJ4000RF offers higher speed, DDC in both single and dual modes, and internal dither.

技術資料

star = TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
9 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート ADC12DJ3200 6.4GSPS シングル・チャネルまたは 3.2GSPS デュアル・チャネル、12 ビット、RF サンプリングのアナログ / デジタル・コンバータ (ADC) データシート (Rev. A 翻訳版) PDF | HTML 英語版をダウンロード (Rev.A) PDF | HTML 2020年 7月 11日
技術記事 Keys to quick success using high-speed data converters 2020年 10月 13日
ユーザー・ガイド ADC12DJ3200EVMCVAL with Alpha Data Xilinx® Kintex Ultrascale Space Dev. Kit (Rev. A) PDF | HTML 2020年 8月 27日
技術記事 So, what's a VNA anyway? 2019年 8月 23日
技術記事 So, what's the deal with frequency response? 2019年 8月 23日
技術記事 Step-by-step considerations for designing wide-bandwidth multichannel systems 2019年 6月 4日
アプリケーション・ノート Intel Stratix 10 GX 16-Lane RX JESD204B-ADC12DJ3200 Interoperability Reference Design 2018年 5月 30日
EVM ユーザー ガイド (英語) ADC12DJ3200 Evaluation Module User's Guide (Rev. A) 2018年 1月 9日
Analog Design Journal Designing a modern power supply for RF sampling converters 2017年 4月 26日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

ADC12DJ3200EVM — ADC12DJ3200 12 ビット、デュアル 3.2GSPS またはシングル 6.4GSPS、RF サンプリング ADC の評価基板

ADC12DJ3200 評価基板 (EVM) を使用すると、ADC12DJ3200 デバイスを評価できます。ADC12DJ3200 は、低消費電力、12 ビット、デュアル 3.2GSPS またはシングル 6.4GSPS の RF サンプリング A/D コンバータ (ADC) であり、バッファ付きのアナログ入力を採用しているほか、デジタル・ダウンコンバータを内蔵しています。このダウンコンバータはプログラマブルな数値制御発振器 (NCO) を内蔵しているほか、デシメーション設定にも対応しており (デシメーションを実施していない 12 ビットと 8 ビットの ADC 出力も採用)、JESD204B (...)

TI.com で取り扱いなし
評価ボード

ABACO-3P-FMC134 — Abaco Systems® direct RF-conversion 4-channel 3.2-GSPS or 2-channel 6.4-GSPS ADC FPGA mezzanine card

The Abaco FMC134 provides four 12-bit 3.2-GSPS or two 12-bit 6.4-GSPS analog-to-digital converters (ADCs). The module highlights the Texas Instruments ADC12DJ3200 two-channel, 12-bit, 3.2-GSPS ADC (two) in a daughtercard with an FPGA mezzanine card (FMC) connector using the JEDEC JESD204B (...)

From: Abaco Systems
評価ボード

ANNAP-3P-WWDM60 — Annapolis Microsystems 4-channel ADC, 2-channel DAC FPGA mezzanine card up to 10GSPS

This high performance WILD FMC+ DM60 ADC & DAC has two input bandwidth options, internal sample clock options and internal 10MHz reference clock options. The WWDM60 has a choice of speed grades that utilize the ADC12DJ2700, ADC12DJ3200 and ADC12DJ5200RF up to 10GSPS. It allows for ADC and DAC (...)
From: Annapolis Micro Systems
評価ボード

PENTEK-3P-71141-XMC — Pentek Model 71141 1-Ch. 6.4 GHz or 2-Ch. 3.2 GHz ADC, 2-Ch 6.4 GHz DAC Kintex UltraScale - XMC

ADC12DJ3200 を搭載した、すぐに使用できる完成度の高いボードの検討で、開発中のプロジェクトを迅速化できます。Pentek Jade® Model 71141 は、TI (テキサス・インスツルメンツ) の ADC12DJ3200 ADC を採用した、レーダーおよびソフトウェア無線のインターフェイス・ソリューションに最適な製品です。Pentek のこのソリューションは、複数の 6.4GSPS DAC に加えて、1 チャネルの 6.4GSPS 12 ビット ADC、または 2 チャネルの 3.2GSPS 12 ビット ADC を採用しています。この製品は、VITA 42.0 (...)

From: Pentek Inc.
ファームウェア

TI-JESD204-IP — 高速データ・コンバータへの FPGA 接続に役立つ、JESD204 Rapid Design IP (JESD204 採用の迅速設計知的財産)

JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション・ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように設計者を支援します。

JESD204 rapid design IP (迅速設計知的財産) は、TI (...)

ファームウェア

Arria10 + ADC12DJ3200 JMODE0 Design Firmware

SLAC748.ZIP (9527 KB)
lock = エクスポートの承認が必要 (1 分)
ファームウェア

Xilinx KCU105 + ADC12DJ3200 JMODE0/JMODE2 Design Firmware

SLVC698.ZIP (67948 KB)
lock = エクスポートの承認が必要 (1 分)
評価基板 (EVM) 向けの GUI

ADC12DJxx00 GUI (Rev. A)

SLAC745A.ZIP (177821 KB)
lock = エクスポートの承認が必要 (1 分)
サポート・ソフトウェア

DATACONVERTERPRO-SW — 高速データ・コンバータ・プロ・ソフトウェア

この「高速データ・コンバータ Pro GUI」は、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ・コンバータとアナログ・フロント・エンド (AFE) の各プラットフォームの評価を支援する設計を採用しています。DATACONVERTERPRO-SW は、データ・キャプチャとパターン・ジェネレータのカードである TSW14xxx (...)
シミュレーション・モデル

ADC12DJ3200 IBIS Model ADC12DJ3200 IBIS Model

シミュレーション・モデル

ADC12DJ3200 IBIS-AMI Model ADC12DJ3200 IBIS-AMI Model

シミュレーション・モデル

ADC12DJ3200 S-Parameter Model ADC12DJ3200 S-Parameter Model

シミュレーション・モデル

ADC12DJ3200QML-IBIS-AMI ADC12DJ3200QML-IBIS-AMI

シミュレーション・ツール

PSPICE-FOR-TI TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
計算ツール

FREQ-DDC-FILTER-CALC RF サンプリング周波数プランナー、アナログ・フィルタ、DDC Excel™ カリキュレータ

This Excel calculator provides system designers a way to simplify the design and debugging of direct RF-sampling receivers. It offers three functions: frequency planning, analog filtering, and decimation filter spur location.

In the concept phase, a frequency-planning tool enables fine tuning of (...)

リファレンス・デザイン

TIDA-01022 — DSO、レーダー、5G ワイヤレス・テスト・システム向けのフレキシブルな 3.2GSPS マルチチャネル AFE のリファレンス・デザイン

This high speed multi-channel data capture reference design enables optimum system performance. System designers needs to consider critical design parameters like clock jitter and skew for high speed multi-channel clock generation, which affects overall system SNR, SFDR, channel to channel skew (...)
リファレンス・デザイン

TIDA-010122 — マルチチャネル AFE システム向け、データ・コンバータの DDC と NCO の同期機能のリファレンス・デザイン

このリファレンス・デザインは、mMIMO (massive multiple input multiple output、マッシブ MIMO)、フェーズド・アレイ・レーダー、通信ペイロードなど、新登場の 5G 採用アプリケーションに関係する同期設計の課題解決に役立ちます。一般的な RF フロント・エンドの場合、アンテナ、低ノイズ・アンプ (LNA)、ミキサ、局部発振器 (LO) はアナログ領域に、また、A/D コンバータ、数値制御発振器 (NCO)、デジタル・ダウン・コンバータ (DDC) (...)
リファレンス・デザイン

TIDA-01028 — 高速オシロスコープと広帯域デジタイザ向け、12.8GSPS アナログ・フロント・エンドのリファレンス・デザイン

このリファレンス・デザインは、インターリーブ型 RF サンプリング A/D コンバータ(ADC)を使用して、12.8GSPS のサンプリング速度を実現します。タイム・インターリーブを行う 2 個の RF サンプリング ADC を使用しています。インターリーブを行うには、これらの ADC 間で位相シフトを実現する必要があります。このリファレンス・デザインは、ADC12DJ3200 のノイズレス・アパーチャ遅延調整(tAD Adjust)機能を使用して位相シフトを実現します。この機能は、インターリーブ型 ADC に特有の不整合を最小化し、SNR、ENOB、SFDR (...)
リファレンス・デザイン

TIDA-01027 — 12.8GSPS データ・アクイジション・システムで性能を最大化する低ノイズ電源のリファレンス・デザイン

This reference design demonstrates an efficient, low-noise five-rail power supply design for very high-speed Data Acquisition (DAQ) systems capable of > 12.8 GSPS. The power supply DC/DC converters are frequency-synchronized and phase-shifted in order to minimize input current ripple and (...)
リファレンス・デザイン

TIDA-01442 — L、S、C、X の各バンドに対応したダイレクト RF サンプリング・レーダー・レシーバのリファレンス・デザイン

このリファレンス・デザインは ADC12DJ3200 評価基板 (EVM) を使用し、HF、VHF、UHF、L、S、C の各バンドと X バンドの一部で動作するレーダーの RF 直接サンプリング・レシーバを提示します。この A/D コンバータ (ADC) には広いアナログ入力帯域幅と高いサンプリング・レート (6.4GSPS) という特長があるので、単一のレシーバまたは ADC でマルチバンドに対応できます。ADC に RF 直接サンプリング能力があるので、いくつかのダウンコンバージョン段が不要になり、部品数が減って、システム全体の複雑性を低減できます。
リファレンス・デザイン

TIDA-01021 — DSO、レーダー、5G ワイヤレス・テスタ向けマルチチャネル JESD204B 15GHz クロックのリファレンス・デザイン

高速マルチチャネル・アプリケーションはシステムの SNR、SFDR(スプリアス・フリー・ダイナミック・レンジ)、ENOB(実効ビット数)を最適化するために、チャネル間スキューを管理可能な高精度クロッキング・ソリューションを必要とします。このリファレンス・デザインは TI の VCO 内蔵 LMX2594 広帯域 PLL の使用により個別のボード上で 2 個の高速チャネルをサポートでき、10MHz ~ 15GHz のクロックと JESD204B インターフェイス用 SYSREF を生成します。15GHz のクロック周波数の場合、10KHz のオフセット位相ノイズは -104dBc/Hz (...)
リファレンス・デザイン

TIDA-01024 — レーダー / 5G ワイヤレス・テスタ向け、チャネル数の多い JESD204B デイジーチェーン・クロックのリファレンス・デザイン

High-speed multi-channel applications require low noise and scalable clocking solutions capable of precise channel-to-channel skew adjustment to achieve optimal system SNR, SFDR, and ENOB. This reference design supports scaling up JESD204B synchronized clocks in daisy chain configuration. This (...)
リファレンス・デザイン

TIDA-01023 — レーダー / 5G ワイヤレス・テスタ向け、チャネル数の多い JESD204B クロック生成のリファレンス・デザイン

High-speed multi-channel applications require low noise and scalable clocking solutions capable of precise channel-to-channel skew adjustment to achieve optimal system SNR, SFDR, and ENOB. This reference design supports high channel count JESD204B synchronized clocks using one master and multiple (...)
パッケージ ピン数 ダウンロード
(ZEG) 144 オプションの表示
FCBGA (AAV) 144 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ