LMK61E2
- 超低ノイズ、高性能
- ジッタ：90fs RMS (標準値)、fOUT > 100MHz
- PSRR：-70dBc、堅牢な電源ノイズ耐性
- 柔軟な出力フォーマット、ユーザー選択可能
- LVPECL：最大 1GHz
- LVDS：最大 900MHz
- HCSL：最大 400 MHz
- 合計周波数許容誤差：±50ppm
- システム レベルの特長
- 周波数マージンニング：細/粗
- EEPROM 内蔵：ユーザーが構成可能なデフォルト設定
- その他の特長
- デバイス制御：I2C
- 3.3V の動作電圧
- 産業用温度範囲 (–40℃～+85℃)
- 7mm × 5mm の 8 ピン パッケージ
- WEBENCH Power Designer により、LMK61E2 を使用するカスタム設計を作成
LMK61E2 デバイスは、fractional-N 周波数シンセサイザと内蔵 VCO を備えた超低ジッタ PLLatinum™ プログラマブル発振器で、一般的に使用されるリファレンス クロックを生成します。出力は、LVPECL、LVDS、または HCSL として構成できます。
このデバイスは、156.25MHz LVPECL 出力を生成するよう工場出荷時にプログラムされたオンチップ EEPROM による自己スタートアップを備えています。デバイスのレジスタおよびオンチップ EEPROM 設定は、I2C互換のシリアル インターフェイスにより完全にプログラム可能です。内蔵パワー コンディショニングは、優れた電源リップル除去 (PSRR) を提供し、電力供給ネットワークのコストと複雑さを低減します。このデバイスは、3.3V ± 5% の単電源で動作します。
このデバイスには、I2C シリアル インターフェイスによる細/粗周波数マージニング オプションが用意されており、標準のコンプライアンスおよびシステム タイミング マージン テストなど、システム設計検証テスト (DVT) をサポートします。
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン配置が異なる製品。
技術資料
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMK05028EVM — LMK05028 ネットワーク クロック ジェネレータ / シンクロナイザの評価基板
LMK05028EVM は、LMK05028 ネットワーク クロック ジェネレータ / シンクロナイザの評価基板 (EVM) です。この EVM は、デバイスの評価、準拠試験、システム プロトタイピングに使用できます。
LMK05028 は、ジッタ減衰と入力ワンダーの帯域幅がプログラマブルである 2 個のデジタル PLL (DPLL) を統合しています。この EVM は、上記のデバイスと、50Ω の試験装置のインターフェイスを確立するために、クロック入力、発振器入力、クロック出力向けの SMA コネクタを複数搭載しています。XO と TCXO (...)
LMK61E2EVM — LMK61E2EVM 超低ジッタ プログラマブル発振回路の評価基板
LMK61E2EVM 評価基板は、EEPROM と周波数マージニング機能を内蔵した、TI の LMK61E2 超低ジッタ プログラマブル差動発振回路の 90fs RMS ジッタ性能と構成可能性を評価するための包括的なプラットフォームを提供します。
LMK61E2EVM は、ジッタが重要なアプリケーションの高性能クロック ソースとして使用でき、ユーザーが希望する周波数および出力フォーマットに簡単にカスタマイズできます。USB から I2C に接続するオンボード インターフェイスを搭載しているため、ソフトウェア グラフィカル ユーザー インターフェイス (GUI) (...)
SNAC074 — LMK61xx Oscillator Programming Tool
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS ( テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ ロック ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
多くの TI リファレンス デザインには、LMK61E2 があります。
TI のリファレンス デザイン セレクション ツールを使用すると、開発中のアプリケーションやパラメータとの適合度が最も高いデザインの確認と特定を進めることができます。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| QFM (SIA) | 8 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。