JAJSL46A August 2022 – December 2022 DRV8452
PRODUCTION DATA
図 7-73 に CTRL13 レジスタを示し、表 7-54 にこのレジスタのフィールドの説明を示します。
読み出し / 書き込み
「レジスタ・マップ表」に戻ります
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
TSTSL_DLY[5:0] | VREF_INT_EN | RSVD | |||||
R/W-000100b | R/W-0b | R/W-0b |
ビット | フィールド | 種類 | デフォルト | 説明 |
---|---|---|---|---|
7-2 | TSTSL_DLY[5:0] | R/W | 000100b | 最後の STEP パルスから静止電力節約モードの起動までの遅延を制御します。
|
1 | VREF_INT_EN | R/W | 0b | このビットが 1b の場合、デバイスは電流レギュレーションに内部 3.3V のリファレンスを使用し、VREF ピンの電圧は無視されます。 |
0 | RSVD | R/W | 0b | 予約済み |
TSTSL_DLY を 000000b に設定しないでください。