JAJSL46A August 2022 – December 2022 DRV8452
PRODUCTION DATA
開放負荷フォルトは以下の場合に検出されます。
モーターが動作している場合、
コイル電流が開放負荷電流スレッショルド (IOL) を下回った場合
モーターがホールド状態である場合、
コイル電流がインデクサで設定された ITRIP レベルを下回った場合
上記いずれかの条件が、開放負荷検出時間 (tOL) を超えて持続する場合。
デバイスが SPI インターフェイスで動作している場合、開放負荷検出をイネーブルにするには EN_OL ビットを 1b にする必要があります。
開放負荷検出時間 (tOL) は 表 7-28 に示すように設定されます。
インターフェイス |
OL_T |
tOL (ms) の最大値 |
---|---|---|
ハードウェア・インターフェイス | 該当なし | 60 |
SPI インターフェイス | 00b | 30 |
01b (デフォルト) | 60 | |
10b | 120 |
開放負荷フォルトが検出されると、以下のように動作します。
nFAULT は Low にプルダウンされます。
デバイスが SPI インターフェイスで動作している場合、以下のように動作します。
OL ビットと FAULT ビットは「1b」にラッチされます。
OL_A ビットが「1b」の場合、AOUT1 と AOUT2 の間の巻線 A の開放負荷フォルトを示します。
BOUT1 と BOUT2 の間の開放負荷フォルトによって、OL_B ビットが「1b」になります。
開放負荷条件が解消されると、デバイスが H/W インターフェイスと SPI インターフェイスのどちらで構成されているかによって動作は異なります。
デバイスが H/W インターフェイスで構成されており、開放負荷条件が解消された場合:
ENABLE ピンがロジック High の場合、nFAULT はただちに解放されます。
ENABLE ピンがハイ・インピーダンスの場合、nSLEEP リセット・パルスが印加されると nFAULT は解放されます。
デバイスが SPI インターフェイスで構成されており、開放負荷条件が解消された場合:
OL_MODE ビットが「1b」の場合、nFAULT はただちに解放されます。FAULT レジスタの OL ビットと DIAG2 レジスタの OL_X ビットは、CLR_FLT ビットまたは nSLEEP リセット・パルスのいずれかによって障害クリア・コマンドが発行された後でのみクリアされます。
OL_MODE ビットが「0b」の場合、CLR_FLT ビットまたは nSLEEP リセット・パルスのどちらかによって障害クリア・コマンドが発行された後、nFAULT およびフォルト・ビットは解放されます。
本デバイスの電源を切って再投入した後、またはスリープ・モードから復帰した後にも、開放負荷フォルトはクリアされます。
図 7-45 および 図 7-46 に、コイル A とコイル B をそれぞれ開放した場合の開放負荷検出を示します。開放負荷検出時間は最大 60ms に選択され、OL_MODE ビットは「0b」でした。
サイレント・ステップ減衰モードでは、モーターが動作している場合のみ、開放負荷障害検出が動作します。モーターが静止状態の場合、開放負荷検出はサポートされません。
開放負荷フォルトが検出された場合、以下のように動作します。
ENABLE ピンをロジック High からハイ・インピーダンスにすぐに変更する場合は、開放負荷条件が解消されたら、nSLEEP リセット・パルスを印加します。
OL_MODE を 1b から 0b に変更した場合、または EN_OL を 1b から 0b に変更した場合は、開放負荷条件が解消した後、障害クリア・コマンドを適用します。
デバイスの自動トルクがイネーブルで動作しているとき、開放負荷フォルトが検出されると、コイル電流は TRQ_DAC に対応する値になります。