JAJSL46A August 2022 – December 2022 DRV8452
PRODUCTION DATA
VCC ピンの電圧が VCCUVLO スレッショルドを下回ると、以下のようになります。
すべての出力がディセーブル (ハイ・インピーダンス) になる
チャージ・ポンプがディセーブルになる
VCC UVLO は nFAULT ピンに通知されません。VCC 低電圧条件が解消されると、通常のモーター・ドライバ動作が再開されます。
デバイスが SPI インターフェイスで動作している場合:
VCC が UVLO スレッショルドを上回ると、NPOR ビットはリセットされ、「0b」にラッチされます。
NPOR は、CLR_FLT ビットまたは nSLEEP リセット・パルスによってクリアされるまでリセット状態を維持します。
電源投入後、CLR_FLT コマンドが発行されると、NPOR は自動的に「1b」にラッチされます。
VCC UVLO のシナリオを 図 7-42 に示します。