JAJSL46A August 2022 – December 2022 DRV8452
PRODUCTION DATA
図 7-72 に CTRL12 レジスタを示し、表 7-53 にこのレジスタのフィールドの説明を示します。
読み出し / 書き込み
「レジスタ・マップ表」に戻ります
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
EN_STSL | TSTSL_FALL[3:0] | RSVD | |||||
R/W-0b | R/W-0100b | R/W-000b |
ビット | フィールド | 種類 | デフォルト | 説明 |
---|---|---|---|---|
7 | EN_STSL | R/W | 0b | 0b=静止電力節約モードがディセーブル 1b=静止電力節約モードがイネーブル |
6-3 | TSTSL_FALL[3:0] | R/W | 0100b | TSTSL_DLY 時間の経過後に、電流が TRQ_DAC から ISTSL まで減少する時間を制御します
|
2-0 | RSVD | R/W | 000b | 予約済み |