JAJSKX3A December   2020  – May 2022 UCC27289

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 改訂履歴
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 スイッチング特性
    7. 6.7 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 イネーブル
      2. 7.3.2 起動と UVLO
      3. 7.3.3 入力段
      4. 7.3.4 レベル・シフタ
      5. 7.3.5 出力段
      6. 7.3.6 負の電圧過渡
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 ブートストラップおよび VDD コンデンサの選択
        2. 8.2.2.2 外部ブートストラップ・ダイオードと直列抵抗
        3. 8.2.2.3 ドライバの電力損失の推定
        4. 8.2.2.4 外付けゲート抵抗の選択
        5. 8.2.2.5 遅延およびパルス幅
        6. 8.2.2.6 VDD および入力フィルタ
        7. 8.2.2.7 過渡保護
      3. 8.2.3 アプリケーション曲線
  10. 9 電源に関する推奨事項
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントの更新通知を受け取る方法
    2. 11.2 サポート・リソース
    3. 11.3 商標
    4. 11.4 静電気放電に関する注意事項
    5. 11.5 用語集
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.2 起動と UVLO

ハイサイドおよびローサイドのドライバ段は、電源電圧 (VDD) およびブートストラップ・コンデンサ電圧 (VHB–HS) を監視する UVLO 保護回路を備えています。UVLO 回路は、外部 MOSFET をターンオンするのに十分な電源電圧が得られるまで、各出力を禁止します。UVLO ヒステリシスが組み込まれており、電源電圧変動時のチャタリングを防止します。デバイスの VDD ピンに電源電圧が印加されると、VDD が UVLO スレッショルド (通常は 7.0V) を超えるまで両方の出力が LOW に保持されます。ブートストラップ・コンデンサの UVLO 状態 (VHB–HS) の場合は、ハイサイド出力 (HO) のみがディセーブルされます。

表 7-1 VDD UVLO ロジック動作
条件 (VHB-HS > VHBR HI LI HO LO
デバイス起動時に、VDD-VSS < VDDR H L L L
L H L L
H H L L
L L L L
デバイス起動後に、VDD-VSS < VDDR – VDDH H L L L
L H L L
H H L L
L L L L
表 7-2 HB UVLO ロジック動作
条件 (VDD > VDDRHILIHOLO
デバイス起動時に、VHB-HS < VHBRHLLL
LHLH
HHLH
LLLL
デバイス起動後に、VHB-HS < VHBR – VHBHHLLL
LHLH
HHLH
LLLL