TMS320DM6443

アクティブ

DaVinci デジタル メディア システムオンチップ

製品詳細

DSP type 1 C64x DSP (max) (MHz) 594 CPU 32-/64-bit Operating system DSP/BIOS, Integrity, Linux, Neutrino, PrOS, Windows Embedded CE Ethernet MAC 10/100 Rating Catalog Operating temperature range (°C) to
DSP type 1 C64x DSP (max) (MHz) 594 CPU 32-/64-bit Operating system DSP/BIOS, Integrity, Linux, Neutrino, PrOS, Windows Embedded CE Ethernet MAC 10/100 Rating Catalog Operating temperature range (°C) to
NFBGA (ZWT) 361 256 mm² 16 x 16
  • Get started today with production-ready, easy-to-use audio and video codecs for digital media processors based on DaVinci™ technology. Also available are various O/S Board Support Packages and software updates. All codecs are available for FREE evaluation. REQUEST FREE SOFTWARE!
  • High-Performance Digital Media SoC
    • 594-MHz C64x+™ Clock Rate
    • 297-MHz ARM926EJ-S™ Clock Rate
    • Eight 32-Bit C64x+ Instructions/Cycle
    • 4752 C64x+ MIPS
    • Fully Software-Compatible With C64x /ARM9™
  • Advanced Very-Long-Instruction-Word (VLIW) TMS320C64x+™ DSP Core
    • Eight Highly Independent Functional Units
      • Six ALUs (32-/40-Bit), Each Supports Single 32-Bit, Dual 16-Bit, or Quad 8-Bit Arithmetic per Clock Cycle
      • Two Multipliers Support Four 16 x 16-Bit Multiplies (32-Bit Results) per Clock Cycle or Eight 8 x 8-Bit Multiplies (16-Bit Results) per Clock Cycle
    • Load-Store Architecture With Non-Aligned Support
    • 64 32-Bit General-Purpose Registers
    • Instruction Packing Reduces Code Size
    • All Instructions Conditional
    • Additional C64x+™ Enhancements
      • Protected Mode Operation
      • Exceptions Support for Error Detection and Program Redirection
      • Hardware Support for Modulo Loop Operation
  • C64x+ Instruction Set Features
    • Byte-Addressable (8-/16-/32-/64-Bit Data)
    • 8-Bit Overflow Protection
    • Bit-Field Extract, Set, Clear
    • Normalization, Saturation, Bit-Counting
    • Compact 16-Bit Instructions
    • Additional Instructions to Support Complex Multiplies
  • C64x+ L1/L2 Memory Architecture
    • 32K-Byte L1P Program RAM/Cache (Direct Mapped)
    • 80K-Byte L1D Data RAM/Cache (2-Way Set-Associative)
    • 64K-Byte L2 Unified Mapped RAM/Cache (Flexible RAM/Cache Allocation)
  • ARM926EJ-S (MPU) Core
    • Support for 32-Bit and 16-Bit (Thumb® Mode) Instruction Sets
    • DSP Instruction Extensions and Single Cycle MAC
    • ARM® Jazelle® Technology
    • EmbeddedICE-RT™ Logic for Real-Time Debug
  • ARM9 Memory Architecture
    • 16K-Byte Instruction Cache
    • 8K-Byte Data Cache
    • 16K-Byte RAM
    • 16K-Byte ROM
  • Emulation Trace Buffer™ (ETB11™) With 4-KB Memory for ARM9 Debug
  • Endianness: Little Endian for ARM and DSP
  • Video Processing Subsystem
    • Resize Engine Provides:
      • Resize Images From 1/4x to 4x
      • Separate Horizontal and Vertical Control
    • Back End Provides:
      • Hardware On-Screen Display (OSD)
      • 4 - 54 MHz DACs for a Combination of
        • Composite NTSC/PAL Video
        • Luma/Chroma Separate Video (S-video)
        • Component (YPbPr or RGB) Video (Progressive)
      • Digital Output
        • 8-/16-Bit YUV or up to 24-Bit RGB
        • HD Resolution
        • Up to 2 Video Windows
  • External Memory Interfaces (EMIFs)
    • 32-Bit DDR2 SDRAM Memory Controller With 256M-Byte Address Space (1.8V I/O)
    • Asynchronous16-Bit-Wide EMIF (EMIFA) With 128M-Byte Address Reach
      • Flash Memory Interfaces
        • NOR (8-/16-Bit-Wide Data)
        • NAND (8-/16-Bit-Wide Data)
  • Flash Card Interfaces
    • Multimedia Card (MMC)/Secure Digital (SD) with Secure Data I/O (SDIO)
    • CompactFlash Controller With True IDE Mode
    • SmartMedia
  • Enhanced Direct-Memory-Access (EDMA3) Controller (64 Independent Channels)
  • Two 64-Bit General-Purpose Timers (Each Configurable as Two 32-Bit Timers)
  • One 64-Bit Watch Dog Timer
  • Three UARTs (One with RTS and CTS Flow Control)
  • One Serial Port Interface (SPI) with Two Chip-Selects
  • Master/Slave Inter-Integrated Circuit (I2C Bus™)
  • Audio Serial Port (ASP)
    • I2S
    • AC97 Audio Codec Interface
    • Standard Voice Codec Interface (AIC12)
  • 10/100 Mb/s Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Media Independent Interface (MII)
  • VLYNQ™ Interface (FPGA Interface)
  • Host-Port Interface (HPI) with 16-Bit Multiplexed Address/Data
  • USB Port With Integrated 2.0 PHY
    • USB 2.0 High-/Full-Speed (480 Mbps) Client
    • USB 2.0 High-/Full-/Low-Speed Host (Mini-Host, Supporting One External Device)
  • Three Pulse Width Modulator (PWM) Outputs
  • On-Chip ARM ROM Bootloader (RBL) to Boot From NAND Flash or UART
  • ATA/ATAPI I/F (ATA/ATAPI-6 Specification)
  • Individual Power-Saving Modes for ARM/DSP
  • Flexible PLL Clock Generators
  • IEEE-1149.1 (JTAG) Boundary-Scan-Compatible
  • Up to 71 General-Purpose I/O (GPIO) Pins (Multiplexed With Other Device Functions)
  • 361-Pin Pb-Free BGA Package (ZWT Suffix), 0.8-mm Ball Pitch
  • 0.09-µm/6-Level Cu Metal Process (CMOS)
  • 3.3-V and 1.8-V I/O, 1.2-V Internal
  • Applications:
    • Digital Media
    • Networked Media Encode/Decode
    • Video Imaging

All trademarks are the property of their respective owners.

  • Get started today with production-ready, easy-to-use audio and video codecs for digital media processors based on DaVinci™ technology. Also available are various O/S Board Support Packages and software updates. All codecs are available for FREE evaluation. REQUEST FREE SOFTWARE!
  • High-Performance Digital Media SoC
    • 594-MHz C64x+™ Clock Rate
    • 297-MHz ARM926EJ-S™ Clock Rate
    • Eight 32-Bit C64x+ Instructions/Cycle
    • 4752 C64x+ MIPS
    • Fully Software-Compatible With C64x /ARM9™
  • Advanced Very-Long-Instruction-Word (VLIW) TMS320C64x+™ DSP Core
    • Eight Highly Independent Functional Units
      • Six ALUs (32-/40-Bit), Each Supports Single 32-Bit, Dual 16-Bit, or Quad 8-Bit Arithmetic per Clock Cycle
      • Two Multipliers Support Four 16 x 16-Bit Multiplies (32-Bit Results) per Clock Cycle or Eight 8 x 8-Bit Multiplies (16-Bit Results) per Clock Cycle
    • Load-Store Architecture With Non-Aligned Support
    • 64 32-Bit General-Purpose Registers
    • Instruction Packing Reduces Code Size
    • All Instructions Conditional
    • Additional C64x+™ Enhancements
      • Protected Mode Operation
      • Exceptions Support for Error Detection and Program Redirection
      • Hardware Support for Modulo Loop Operation
  • C64x+ Instruction Set Features
    • Byte-Addressable (8-/16-/32-/64-Bit Data)
    • 8-Bit Overflow Protection
    • Bit-Field Extract, Set, Clear
    • Normalization, Saturation, Bit-Counting
    • Compact 16-Bit Instructions
    • Additional Instructions to Support Complex Multiplies
  • C64x+ L1/L2 Memory Architecture
    • 32K-Byte L1P Program RAM/Cache (Direct Mapped)
    • 80K-Byte L1D Data RAM/Cache (2-Way Set-Associative)
    • 64K-Byte L2 Unified Mapped RAM/Cache (Flexible RAM/Cache Allocation)
  • ARM926EJ-S (MPU) Core
    • Support for 32-Bit and 16-Bit (Thumb® Mode) Instruction Sets
    • DSP Instruction Extensions and Single Cycle MAC
    • ARM® Jazelle® Technology
    • EmbeddedICE-RT™ Logic for Real-Time Debug
  • ARM9 Memory Architecture
    • 16K-Byte Instruction Cache
    • 8K-Byte Data Cache
    • 16K-Byte RAM
    • 16K-Byte ROM
  • Emulation Trace Buffer™ (ETB11™) With 4-KB Memory for ARM9 Debug
  • Endianness: Little Endian for ARM and DSP
  • Video Processing Subsystem
    • Resize Engine Provides:
      • Resize Images From 1/4x to 4x
      • Separate Horizontal and Vertical Control
    • Back End Provides:
      • Hardware On-Screen Display (OSD)
      • 4 - 54 MHz DACs for a Combination of
        • Composite NTSC/PAL Video
        • Luma/Chroma Separate Video (S-video)
        • Component (YPbPr or RGB) Video (Progressive)
      • Digital Output
        • 8-/16-Bit YUV or up to 24-Bit RGB
        • HD Resolution
        • Up to 2 Video Windows
  • External Memory Interfaces (EMIFs)
    • 32-Bit DDR2 SDRAM Memory Controller With 256M-Byte Address Space (1.8V I/O)
    • Asynchronous16-Bit-Wide EMIF (EMIFA) With 128M-Byte Address Reach
      • Flash Memory Interfaces
        • NOR (8-/16-Bit-Wide Data)
        • NAND (8-/16-Bit-Wide Data)
  • Flash Card Interfaces
    • Multimedia Card (MMC)/Secure Digital (SD) with Secure Data I/O (SDIO)
    • CompactFlash Controller With True IDE Mode
    • SmartMedia
  • Enhanced Direct-Memory-Access (EDMA3) Controller (64 Independent Channels)
  • Two 64-Bit General-Purpose Timers (Each Configurable as Two 32-Bit Timers)
  • One 64-Bit Watch Dog Timer
  • Three UARTs (One with RTS and CTS Flow Control)
  • One Serial Port Interface (SPI) with Two Chip-Selects
  • Master/Slave Inter-Integrated Circuit (I2C Bus™)
  • Audio Serial Port (ASP)
    • I2S
    • AC97 Audio Codec Interface
    • Standard Voice Codec Interface (AIC12)
  • 10/100 Mb/s Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Media Independent Interface (MII)
  • VLYNQ™ Interface (FPGA Interface)
  • Host-Port Interface (HPI) with 16-Bit Multiplexed Address/Data
  • USB Port With Integrated 2.0 PHY
    • USB 2.0 High-/Full-Speed (480 Mbps) Client
    • USB 2.0 High-/Full-/Low-Speed Host (Mini-Host, Supporting One External Device)
  • Three Pulse Width Modulator (PWM) Outputs
  • On-Chip ARM ROM Bootloader (RBL) to Boot From NAND Flash or UART
  • ATA/ATAPI I/F (ATA/ATAPI-6 Specification)
  • Individual Power-Saving Modes for ARM/DSP
  • Flexible PLL Clock Generators
  • IEEE-1149.1 (JTAG) Boundary-Scan-Compatible
  • Up to 71 General-Purpose I/O (GPIO) Pins (Multiplexed With Other Device Functions)
  • 361-Pin Pb-Free BGA Package (ZWT Suffix), 0.8-mm Ball Pitch
  • 0.09-µm/6-Level Cu Metal Process (CMOS)
  • 3.3-V and 1.8-V I/O, 1.2-V Internal
  • Applications:
    • Digital Media
    • Networked Media Encode/Decode
    • Video Imaging

All trademarks are the property of their respective owners.

The TMS320DM6443 (also referenced as DM6443) leverages TI's Davinci™ technology to meet the networked media encode and decode application processing needs of next-generation embedded devices.

The DM6443 enables OEMs and ODMs to quickly bring to market devices featuring robust operating systems support, rich user interfaces, high processing performance, and long battery life through the maximum flexibility of a fully integrated mixed processor solution.

The dual-core architecture of the DM6443 provides benefits of both DSP and Reduced Instruction Set Computer (RISC) technologies, incorporating a high-performance TMS320C64x+™ DSP core and an ARM926EJ-S MPU core.

The ARM926EJ-S is a 32-bit RISC processor core that performs 32-bit or 16-bit instructions and processes 32-bit, 16-bit, or 8-bit data. The core uses pipelining so that all parts of the processor and memory system can operate continuously.

The ARM core incorporates:

  • A coprocessor 15 (CP15) and protection module
  • Data and program Memory Management Units (MMUs) with table look-aside buffers.
  • Separate 16K-byte instruction and 8K-byte data caches. Both are four-way associative with virtual index virtual tag (VIVT).

The TMS320C64x+™ DSPs are the highest-performance fixed-point DSP generation in the TMS320C6000™ DSP platform. It is based on an enhanced version of the second-generation high-performance, advanced very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI), making these DSP cores an excellent choice for digital media applications. The C64x is a code-compatible member of the C6000™ DSP platform. The TMS320C64x+ DSP is an enhancement of the C64x+ DSP with added functionality and an expanded instruction set.

Any reference to the C64x DSP or C64x CPU also applies, unless otherwise noted, to the C64x+ DSP and C64x+ CPU, respectively.

With performance of up to 4752 million instructions per second (MIPS) at a clock rate of 594 MHz, the C64x+ core offers solutions to high-performance DSP programming challenges. The DSP core possesses the operational flexibility of high-speed controllers and the numerical capability of array processors. The C64x+ DSP core processor has 64 general-purpose registers of 32-bit word length and eight highly independent functional units&151;two multipliers for a 32-bit result and six arithmetic logic units (ALUs). The eight functional units include instructions to accelerate the performance in video and imaging applications. The DSP core can produce four 16-bit multiply-accumulates (MACs) per cycle for a total of 2376 million MACs per second (MMACS), or eight 8-bit MACs per cycle for a total of 4752 MMACS. For more details on the C64x+ DSP, see the TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide (literature number SPRU732).

The DM6443 also has application-specific hardware logic, on-chip memory, and additional on-chip peripherals similar to the other C6000 DSP platform devices. The DM6443 core uses a two-level cache-based architecture. The Level 1 program cache (L1P) is a 256K-bit direct mapped cache and the Level 1 data cache (L1D) is a 640K-bit 2-way set-associative cache. The Level 2 memory/cache (L2) consists of an 512K-bit memory space that is shared between program and data space. L2 memory can be configured as mapped memory, cache, or combinations of the two.

The peripheral set includes: 1 configurable video port; a 10/100 Mb/s Ethernet MAC (EMAC) with a Management Data Input/Output (MDIO) module; an inter-integrated circuit (I2C) Bus interface; one audio serial port (ASP); 2 64-bit general-purpose timers each configurable as 2 independent 32-bit timers; 1 64-bit watchdog timer; up to 71-pins of general-purpose input/output (GPIO) with programmable interrupt/event generation modes, multiplexed with other peripherals; 3 UARTs with hardware handshaking support on 1 UART; 3 pulse width modulator (PWM) peripherals; and 2 external memory interfaces: an asynchronous external memory interface (EMIFA) for slower memories/peripherals, and a higher speed synchronous memory interface for DDR2.

The DM6443 includes a Video Processing Sub-System (VPSS) that has a configurable Resizer and Video Processing Back-End (VPBE) output used for display.

The Resizer accepts image data for separate horizontal and vertical resizing from 1/4x to 4x in increments of 256/N, where N is between 64 and 1024.

The Video Processing Back-End (VPBE) is comprised of an On-Screen Display Engine (OSD) and a Video Encoder (VENC). The OSD engine is capable of handling 2 separate video windows and 2 separate OSD windows. Other configurations include 2 video windows, 1 OSD window, and 1 attribute window allowing up to 8 levels of alpha blending. The VENC provides four analog DACs that run at 54 MHz, providing a means for composite NTSC/PAL video, S-Video, and/or Component video output. The VENC also provides up to 24 bits of digital output to interface to RGB888 devices. The digital output is capable of 8/16-bit BT.656 output and/or CCIR.601 with separate horizontal and vertical syncs.

The Ethernet Media Access Controller (EMAC) provides an efficient interface between the DM644X MPU core processor and the network. The DM6443 EMAC support both 10Base-T and 100Base-TX, or 10 Mbits/second (Mbps) and 100 Mbps in either half- or full-duplex mode, with hardware flow control and quality of service (QOS) support.

The Management Data Input/Output (MDIO) module continuously polls all 32 MDIO addresses in order to enumerate all PHY devices in the system. Once a PHY candidate has been selected by the MPU, the DIO module transparently monitors its link state by reading the PHY status register. Link change events are stored in the MDIO module and can optionally interrupt the MPU, allowing the MPU to poll the link status of the device without continuously performing costly MDIO accesses.

The HPI, I2C, SPI, USB2.0, and VLYNQ ports allow DM6443 to easily control peripheral devices and/or communicate with host processors. The DM6443 also provides multimedia card support, MMC/SD, with SDIO support.

The rich peripheral set provides the ability to control external peripheral devices and communicate with external processors. For details on each of the peripherals, see the related sections later in this document and the associated peripheral reference guides.

The DM6443 has a complete set of development tools for both the ARM and DSP. These include C compilers, a DSP assembly optimizer to simplify programming and scheduling, and a Windows™ debugger interface for visibility into source code

The TMS320DM6443 (also referenced as DM6443) leverages TI's Davinci™ technology to meet the networked media encode and decode application processing needs of next-generation embedded devices.

The DM6443 enables OEMs and ODMs to quickly bring to market devices featuring robust operating systems support, rich user interfaces, high processing performance, and long battery life through the maximum flexibility of a fully integrated mixed processor solution.

The dual-core architecture of the DM6443 provides benefits of both DSP and Reduced Instruction Set Computer (RISC) technologies, incorporating a high-performance TMS320C64x+™ DSP core and an ARM926EJ-S MPU core.

The ARM926EJ-S is a 32-bit RISC processor core that performs 32-bit or 16-bit instructions and processes 32-bit, 16-bit, or 8-bit data. The core uses pipelining so that all parts of the processor and memory system can operate continuously.

The ARM core incorporates:

  • A coprocessor 15 (CP15) and protection module
  • Data and program Memory Management Units (MMUs) with table look-aside buffers.
  • Separate 16K-byte instruction and 8K-byte data caches. Both are four-way associative with virtual index virtual tag (VIVT).

The TMS320C64x+™ DSPs are the highest-performance fixed-point DSP generation in the TMS320C6000™ DSP platform. It is based on an enhanced version of the second-generation high-performance, advanced very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI), making these DSP cores an excellent choice for digital media applications. The C64x is a code-compatible member of the C6000™ DSP platform. The TMS320C64x+ DSP is an enhancement of the C64x+ DSP with added functionality and an expanded instruction set.

Any reference to the C64x DSP or C64x CPU also applies, unless otherwise noted, to the C64x+ DSP and C64x+ CPU, respectively.

With performance of up to 4752 million instructions per second (MIPS) at a clock rate of 594 MHz, the C64x+ core offers solutions to high-performance DSP programming challenges. The DSP core possesses the operational flexibility of high-speed controllers and the numerical capability of array processors. The C64x+ DSP core processor has 64 general-purpose registers of 32-bit word length and eight highly independent functional units&151;two multipliers for a 32-bit result and six arithmetic logic units (ALUs). The eight functional units include instructions to accelerate the performance in video and imaging applications. The DSP core can produce four 16-bit multiply-accumulates (MACs) per cycle for a total of 2376 million MACs per second (MMACS), or eight 8-bit MACs per cycle for a total of 4752 MMACS. For more details on the C64x+ DSP, see the TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide (literature number SPRU732).

The DM6443 also has application-specific hardware logic, on-chip memory, and additional on-chip peripherals similar to the other C6000 DSP platform devices. The DM6443 core uses a two-level cache-based architecture. The Level 1 program cache (L1P) is a 256K-bit direct mapped cache and the Level 1 data cache (L1D) is a 640K-bit 2-way set-associative cache. The Level 2 memory/cache (L2) consists of an 512K-bit memory space that is shared between program and data space. L2 memory can be configured as mapped memory, cache, or combinations of the two.

The peripheral set includes: 1 configurable video port; a 10/100 Mb/s Ethernet MAC (EMAC) with a Management Data Input/Output (MDIO) module; an inter-integrated circuit (I2C) Bus interface; one audio serial port (ASP); 2 64-bit general-purpose timers each configurable as 2 independent 32-bit timers; 1 64-bit watchdog timer; up to 71-pins of general-purpose input/output (GPIO) with programmable interrupt/event generation modes, multiplexed with other peripherals; 3 UARTs with hardware handshaking support on 1 UART; 3 pulse width modulator (PWM) peripherals; and 2 external memory interfaces: an asynchronous external memory interface (EMIFA) for slower memories/peripherals, and a higher speed synchronous memory interface for DDR2.

The DM6443 includes a Video Processing Sub-System (VPSS) that has a configurable Resizer and Video Processing Back-End (VPBE) output used for display.

The Resizer accepts image data for separate horizontal and vertical resizing from 1/4x to 4x in increments of 256/N, where N is between 64 and 1024.

The Video Processing Back-End (VPBE) is comprised of an On-Screen Display Engine (OSD) and a Video Encoder (VENC). The OSD engine is capable of handling 2 separate video windows and 2 separate OSD windows. Other configurations include 2 video windows, 1 OSD window, and 1 attribute window allowing up to 8 levels of alpha blending. The VENC provides four analog DACs that run at 54 MHz, providing a means for composite NTSC/PAL video, S-Video, and/or Component video output. The VENC also provides up to 24 bits of digital output to interface to RGB888 devices. The digital output is capable of 8/16-bit BT.656 output and/or CCIR.601 with separate horizontal and vertical syncs.

The Ethernet Media Access Controller (EMAC) provides an efficient interface between the DM644X MPU core processor and the network. The DM6443 EMAC support both 10Base-T and 100Base-TX, or 10 Mbits/second (Mbps) and 100 Mbps in either half- or full-duplex mode, with hardware flow control and quality of service (QOS) support.

The Management Data Input/Output (MDIO) module continuously polls all 32 MDIO addresses in order to enumerate all PHY devices in the system. Once a PHY candidate has been selected by the MPU, the DIO module transparently monitors its link state by reading the PHY status register. Link change events are stored in the MDIO module and can optionally interrupt the MPU, allowing the MPU to poll the link status of the device without continuously performing costly MDIO accesses.

The HPI, I2C, SPI, USB2.0, and VLYNQ ports allow DM6443 to easily control peripheral devices and/or communicate with host processors. The DM6443 also provides multimedia card support, MMC/SD, with SDIO support.

The rich peripheral set provides the ability to control external peripheral devices and communicate with external processors. For details on each of the peripherals, see the related sections later in this document and the associated peripheral reference guides.

The DM6443 has a complete set of development tools for both the ARM and DSP. These include C compilers, a DSP assembly optimizer to simplify programming and scheduling, and a Windows™ debugger interface for visibility into source code

ダウンロード 字幕付きのビデオを表示 ビデオ
TI からの限定的な設計サポートが利用可能

この製品に関し、既存のプロジェクトで、TI による限定的な設計サポートが利用可能です。該当する場合は、関連する資料、ソフトウェア、ツールはプロダクト フォルダに掲載されています。この製品を使用している既存の設計の場合、TI E2ETM サポート フォーラムでサポートをリクエストすることもできますが、この製品で利用できるのは限定的なサポートです。

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
82 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート TMS320DM6443 Digital Media System-on-Chip データシート (Rev. G) 2010年 8月 30日
* エラッタ TMS320DM6443 Digital Media SoC Silicon Errata (Revs 2.3, 2.1, 1.3, 1.2, 1.1) (Rev. N) 2010年 8月 12日
アプリケーション・ノート High-Speed Interface Layout Guidelines (Rev. J) PDF | HTML 2023年 2月 24日
ユーザー・ガイド TMS320C6000 Assembly Language Tools v 7.4 User's Guide (Rev. W) 2012年 8月 21日
ユーザー・ガイド TMS320C6000 Optimizing Compiler v 7.4 User's Guide (Rev. U) 2012年 8月 21日
ユーザー・ガイド Emulation and Trace Headers Technical Reference Manual (Rev. I) 2012年 8月 9日
アプリケーション・ノート Introduction to TMS320C6000 DSP Optimization 2011年 10月 6日
ユーザー・ガイド TMS320DM644x DMSoC 64-bit Timer User's Guide 2011年 8月 1日
ユーザー・ガイド TMS320C6000 Programmer's Guide (Rev. K) 2011年 7月 11日
ユーザー・ガイド TMS320DM644x DMSoC Inter-Integrated Circuit (I2C) Peripheral User's Guide (Rev. F) 2011年 3月 25日
ユーザー・ガイド TMS320DM644x DMSoC Video Processing Back End (VPBE) User's Guide (Rev. D) 2011年 1月 27日
ユーザー・ガイド TMS320DM644x DMSoC DDR2 Memory Controller User's Guide (Rev. E) 2011年 1月 12日
ユーザー・ガイド TMS320DM644x DMSoC EMAC/MDIO Module User's Guide (Rev. B) 2010年 12月 23日
ユーザー・ガイド TMS320DM644x DMSoC Video Processing Front End (VPFE) User's Guide (Rev. H) 2010年 8月 25日
ユーザー・ガイド TMS320DM644x DMSoC General-Purpose Input/Output (GPIO) User's Guide (Rev. A) 2010年 8月 19日
アプリケーション・ノート TMS320DM6446/3 Power Consumption Summary (Rev. B) 2010年 8月 16日
ユーザー・ガイド TMS320DM644x DMSoC Pulse-Width Modulator (PWM) User's Guide (Rev. A) 2010年 8月 6日
ユーザー・ガイド TMS320C64x+ DSP Megamodule Reference Guide (Rev. K) 2010年 8月 3日
ユーザー・ガイド TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide (Rev. J) 2010年 7月 30日
ユーザー・ガイド TMS320DM644x DMSoC ARM Subsystem Reference Guide (Rev. C) 2010年 7月 21日
アプリケーション・ノート Migrating From TMS320DM644x v.2.1 ROM Bootloader to 2.3 Version 2010年 7月 20日
ユーザー・ガイド TMS320DM644x DMSoC Universal Serial Bus (USB) Controller User's Guide (Rev. G) 2010年 6月 2日
ユーザー・ガイド TMS320C6000 Assembly Language Tools v 7.0 User's Guide (Rev. S) 2010年 3月 18日
ユーザー・ガイド TMS320C6000 Optimizing Compiler v 7.0 User's Guide (Rev. Q) 2010年 3月 18日
アプリケーション・ノート USB Compliance Checklist (Rev. A) 2010年 3月 10日
アプリケーション・ノート Booting and Flashing via the DaVinci TMS320DM644x Serial Interface (Rev. A) 2009年 9月 10日
アプリケーション・ノート LSP 2.10 DaVinci Linux Drivers (Rev. A) 2009年 7月 8日
アプリケーション・ノート Common Object File Format (COFF) 2009年 4月 15日
ユーザー・ガイド TMS320DM644x DMSoC Asynchronous External Memory Interface (EMIF) User's Guide (Rev. C) 2009年 2月 24日
ユーザー・ガイド TMS320DM644x DMSoC Host Port Interface (HPI) User's Guide (Rev. B) 2009年 2月 22日
ユーザー・ガイド TMS320C64x+ DSP Cache User's Guide (Rev. B) 2009年 2月 11日
アプリケーション・ノート Booting DaVinci EVM from NAND Flash (Rev. A) 2008年 12月 15日
アプリケーション・ノート 5 VIN solution using DCDC Controllers, a LDO, and a Digitally Prog. Sequencer 2008年 11月 24日
製品概要 TMS320C6000 高性能 DSP シリーズ プロダクト・ブリテン (Rev. B 翻訳版) 2008年 11月 17日
その他の技術資料 DaVinci Technology Overview Brochure (Rev. B) 2008年 9月 27日
アプリケーション・ノート Migrating from EDMA v2.0 to EDMA v3.0 TMS320C64X DSP (Rev. A) 2008年 8月 21日
アプリケーション・ノート Understanding the Davinci Preview Engine (Rev. A) 2008年 7月 23日
アプリケーション・ノート Understanding TI's PCB Routing Rule-Based DDR Timing Specification (Rev. A) 2008年 7月 17日
アプリケーション・ノート Understanding the Davinci Resizer (Rev. B) 2008年 7月 17日
アプリケーション・ノート Implementing the DDR2 PCB Layout on the TMS320DM644x DMSoC (Rev. G) 2008年 6月 16日
アプリケーション・ノート Building a Small Embedded Linux Kernel Example (Rev. A) 2008年 5月 27日
ユーザー・ガイド TMS320DM644x DMSoC Multimedia Card (MMC)/Secure Digital (SD) Card Controller UG (Rev. D) 2008年 5月 27日
ユーザー・ガイド TMS320C6000 Assembly Language Tools v 6.1 User's Guide (Rev. Q) 2008年 5月 15日
ユーザー・ガイド TMS320C6000 Optimizing Compiler v 6.1 User's Guide (Rev. O) 2008年 5月 15日
ユーザー・ガイド TMS320C64x+ DSP Image/Video Processing Library (v2.0) Programmer's Reference (Rev. A) 2008年 5月 5日
アプリケーション・ノート TMS320DM644x Thermal Considerations (Rev. A) 2008年 4月 23日
アプリケーション・ノート TMS320DM6441 Power Consumption Summary Application Report 2008年 4月 8日
ユーザー・ガイド TMS320DM644x DMSoC Universal Asynchronous Receiver/Transmitter (UART) UG (Rev. A) 2008年 4月 8日
ユーザー・ガイド TMS320C64x+ DSP Little-Endian Library Programmer's Reference (Rev. B) 2008年 3月 6日
ユーザー・ガイド TMS320DM644x DMSoC Enhanced Direct Memory Access (EDMA) Controller User's Guide (Rev. D) 2008年 2月 25日
ユーザー・ガイド TMS320C64x+ DSP メガモジュール リファレンス・ガイド (Rev. H 翻訳版) 最新英語版 (Rev.K) 2007年 10月 1日
ユーザー・ガイド TMS320DM644x DMSoC VLYNQ Port User's Guide (Rev. A) 2007年 9月 20日
ユーザー・ガイド TMS320DM644x DMSoC Audio Serial Port (ASP) User's Guide (Rev. B) 2007年 9月 17日
アプリケーション・ノート Running Demo via ddd on the DVEVM 2007年 7月 30日
アプリケーション・ノート Using Static IP Between Linux Host and the DVEVM 2007年 7月 30日
アプリケーション・ノート Compact Flash (CF) Support on the DVEVM 2007年 7月 25日
アプリケーション・ノート Host USB Support on the DVEVM 2007年 7月 20日
アプリケーション・ノート Decode Demo for the DaVinci DVEVM/DVSDK 1.2 (Rev. A) 2007年 6月 27日
アプリケーション・ノート Digital Video Using DaVinci SoC 2007年 6月 27日
アプリケーション・ノート Encode Demo for the DaVinci DVEVM/DVSDK 1.2 (Rev. A) 2007年 6月 27日
アプリケーション・ノート EncodeDecode Demo for the DaVinci DVEVM/DVSDK 1.2 (Rev. A) 2007年 6月 27日
ユーザー・ガイド TMS320DM644x DMSoC Peripherals Overview Reference Guide (Rev. C) 2007年 4月 18日
製品概要 TMS320C6000 DSP TCP/IP Stack Software (Rev. C) 2007年 4月 4日
EVM ユーザー ガイド (英語) TMS320DM644x DVEVM Windows CE v5.0 BSP Codec Engine User’s Guide 2007年 3月 23日
EVM ユーザー ガイド (英語) TMS320DM644x DVEVM Windows CE v5.0 Codec Engine Binary User's Guide 2007年 3月 23日
製品概要 DaVinci Technology - Digital Video Innovation Product Bulletin (Rev. D) 2007年 2月 13日
その他の技術資料 Overview of DaVinci™ TMS320DM644x Digital Media Portfolio (Rev. B) 2007年 2月 13日
ユーザー・ガイド TMS320DM644x DMSoC Serial Peripheral Interface (SPI) User's Guide (Rev. A) 2007年 2月 7日
アプリケーション・ノート Basic Application Loading over the Serial Interface for the DaVinci TMS320DM644x 2006年 12月 21日
製品概要 Portable Media Player Based on DaVinci Technology 2006年 11月 14日
ユーザー・ガイド TMS320C6000 オプティマイジング(最適化)C/C++ コンパイラ ユーザーズ・ガイド (Rev. L 翻訳版) 最新英語版 (Rev.U) 2006年 11月 6日
アプリケーション・ノート TMS320DM644x DMSoCにおけるDDR2 PCBレイアウトの実装 (Rev. B 翻訳版) 最新英語版 (Rev.G) 2006年 11月 6日
製品概要 Universal IP Player Solution from ATEME 2006年 11月 2日
アプリケーション・ノート DaVinci System Level Benchmarking Measurements 2006年 9月 28日
製品概要 DaVinci Benchmarks Product Bulletin (Rev. A) 2006年 9月 12日
アプリケーション・ノート Fast Development with DaVinci On Screen Display (OSD) 2006年 7月 6日
ユーザー・ガイド TMS320C64x+ DSP Big-Endian Library Programmer's Reference 2006年 3月 10日
ユーザー・ガイド TMS320C64x+ Image/Video Processing Library Programmer's Reference 2006年 3月 10日
アプリケーション・ノート Migrating from EDMA v2.0 to EDMA v3.0 for TMS320DM644X DMSoC 2005年 12月 3日
ユーザー・ガイド TMS320DM644x DMSoC ATA Controller User's Guide 2005年 12月 3日
ユーザー・ガイド TMS320DM644x DMSoC DSP Subsystem Reference Guide 2005年 12月 3日
アプリケーション・ノート Migrating from TMS320C64x to TMS320C64x+ (Rev. A) 2005年 10月 20日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

デバッグ・プローブ

TMDSADP — アダプティブ・クロック JTAG エミュレータ・アダプタ

TMDSADP1420 アダプタ – TI とサード・パーティーの XDS510 および XDS560 クラス・エミュレータに実装済みの 14 ピン・ネイティブ・コネクタを、TMDXEVM6446 に接続、またはコンパクトな (CTI) 20 ピン・ヘッダーを搭載したカスタマー・ボードに接続する目的で使用します。このアダプタは、シグナル・インテグリティを向上させるほか、電圧レベルを変換します。また、オプションでアダプティブ・クロックを供給します。

TMDSADP1414 – TI とサード・パーティーの XDS510 および XDS560 クラスの 14 ピン・エミュレータを、14 (...)

ユーザー ガイド: PDF
デバッグ・プローブ

TMDSEMU200-U — XDS200 USB デバッグ・プローブ

XDS200 は、TI の組込みデバイスのデバッグに使用できるデバッグ・プローブ (エミュレータ) です。XDS200 は、低コストの XDS110 と高性能の XDS560v2 に比べて、低コストと良好な性能のバランスを特長としています。単一のポッド (筐体) で、多様な規格 (IEEE1149.1、IEEE1149.7、SWD) をサポートします。すべての XDS デバッグ・プローブは、組込みトレース・バッファ (ETB) を搭載しているすべての Arm® プロセッサと DSP プロセッサで、コア・トレースとシステム・トレースをサポートしています。ピン経由でコア・トレースを実行する場合、 (...)

デバッグ・プローブ

TMDSEMU560V2STM-U — XDS560™ ソフトウェア v2 システム・トレース USB デバッグ・プローブ

XDS560v2 は、XDS560™ ファミリのデバッグ・プローブの中で最高の性能を達成し、従来の JTAG 規格 (IEEE1149.1) と cJTAG (IEEE1149.7) の両方をサポートしています。シリアル・ワイヤ・デバッグ (SWD) をサポートしていないことに注意してください。

すべての XDS デバッグ・プローブは、組み込みトレース・バッファ (ETB) を搭載しているすべての ARM プロセッサと DSP プロセッサで、コア・トレースとシステム・トレースをサポートしています。ピン経由でコア・トレースを実行する場合、XDS560v2 PRO TRACE が必要です。

(...)

デバッグ・プローブ

TMDSEMU560V2STM-UE — Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット

The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

ソフトウェア開発キット (SDK)

LINUXDVSDK-DV — Linux デジタル・ビデオ・ソフトウェア開発キット(DVSDK)v2x/v3x - DaVinci デジタル・メディア・プロセッサ

発効日:2010 年 10 月 - Linux DVSDK v4 のリリース日。 上記に掲載されていない各種 DaVinci™ デバイスについては、ご希望のデバイスの型番を TIウェブサイトで検索してください。今後、この製品ページに、お客様がご使用になっている最新の DVSDK へのリンクを掲載する予定です。

DaVinci システムのインテグレータの皆様は、Linux™ デジタル・ビデオ・ソフトウェア開発キット (DVSDK) を使用すると、Linux ベースのマルチメディア・アプリケーションを迅速に開発し、DaVinci (...)

アプリケーション・ソフトウェアとフレームワーク

TMDMFP — マルチメディア・フレームワーク製品(MFP)- コーデック・エンジン、フレームワーク・コンポーネントおよび XDAIS

Multimedia Framework Products (MFP)

A major advantage of programmable DSPs over fixed-function devices is their ability to accelerate multiple multimedia functions in a single device. TI multimedia framework products are designed to enable users to easily share a DSP between algorithms by handling (...)

ユーザー ガイド: PDF
ドライバまたはライブラリ

SPRC122 C62x/C64x Fast Run-Time Support Library

The C62x/64x FastRTS Library is an optimized, floating-point function library for C programmers using either TMS320C62x or TMS320C64x devices. These routines are typically used in computationally intensive real-time applications where optimal execution speed is critical. By replacing the current (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
デジタル信号プロセッサ (DSP)
SM320C6201-EP エンハンスド製品、C6201 固定小数点 DSP SM320C6455-EP エンハンスド製品、C6455 の固定小数点 DSP SMJ320C6201B ミリタリー、固定小数点デジタル・シグナル・プロセッサ SMJ320C6203 ミリタリー・グレード C62x 固定小数点 DSP - セラミック・パッケージ TMS320C6202B C62x 固定小数点 DSP - 最大 300MHz、384KB TMS320C6203B C62x 固定小数点 DSP - 最大 300MHz、896KB TMS320C6204 固定小数点デジタル・シグナル・プロセッサ TMS320C6205 固定小数点デジタル・シグナル・プロセッサ TMS320C6211B C62x 固定小数点 DSP - 最大 167MHz TMS320C6412 C64x 固定小数点 DSP - 最大 720MHz、McBSP と McASP と I2cC とイーサネット搭載 TMS320C6414 C64x 固定小数点 DSP:最大 720MHz、McBSP 搭載 TMS320C6414T McBSP 機能搭載、最大 1GHz、C64x 固定小数点 DSP TMS320C6415 C64x 固定小数点 DSP - 最大 720MHz、McBSP と PCI 搭載 TMS320C6415T C64x 固定小数点 DSP - 最大 850MHz、McBSP と PCI 搭載 TMS320C6416 C64x 固定小数点 DSP - 最大 720MHz、McBSP と PCI と VCP/TCP 搭載 TMS320C6416T C64x 固定小数点 DSP - 最大 850MHz、McBSP と PCI と VCP/TCP 搭載 TMS320C6421 C64x+ 固定小数点 DSP - 最大 600MHz、8 ビット EMIFA (非同期 EMIF) と 16 ビット DDR2 SDRAM 搭載 TMS320C6421Q C64x+ 固定小数点 DSP - 最大 600MHz、8 ビット EMIFA (非同期 EMIF) と 16 ビット DDR2 搭載 TMS320C6424 C64x+ 固定小数点 DSP - 最大 600MHz、16/8 ビット EMIFA (非同期 EMIF) と 32/16 ビット DDR2 SDRAM 搭載 TMS320C6424Q C64x+ 固定小数点 DSP - 最大 600MHz、16/8 ビット EMIFA (非同期 EMIF) と 32/16 ビット DDR2 搭載 TMS320C6452 C64x+ 固定小数点 DSP:最大 900MHz、1Gbps イーサネット搭載 TMS320C6454 C64x+ 固定小数点 DSP - 最大 1GHz、64 ビット EMIFA (非同期 EMIF) と 32/16 ビット DDR2 と 1Gbps イーサネット搭載 TMS320C6455 C64x+ 固定小数点 DSP、最大 1.2GHz、64 ビット EMIFA、32 および 16 ビット DDR2、1Gbps イーサネット TMS320C6457 通信インフラ デジタル シグナル プロセッサ TMS320C6474 マルチコア デジタル シグナル プロセッサ TMS320DM640 ビデオ / 画像処理向け固定小数点デジタル シグナル プロセッサ TMS320DM641 ビデオ / 画像処理向け固定小数点デジタル シグナル プロセッサ TMS320DM642 ビデオ / 画像処理向け固定小数点デジタル シグナル プロセッサ TMS320DM642Q ビデオ / 画像処理向け、固定小数点デジタル信号プロセッサ TMS320DM6431 デジタル メディア プロセッサ TMS320DM6431Q 最大 2400MIPS、300MHz クロック・レート、デジタル・メディア・プロセッサ TMS320DM6433 デジタル メディア プロセッサ TMS320DM6435 デジタル メディア プロセッサ TMS320DM6435Q 最大 4800MIPS、600MHz クロック レート、1 x McASP、1 x McBSP 搭載、デジタル メディア プロセッサ TMS320DM6437 デジタル メディア プロセッサ TMS320DM6437Q 最大 4800MIPS、600MHz クロック レート、1 x McASP、2 x McBSP 搭載、デジタル メディア プロセッサ TMS320DM6441 DaVinci デジタル メディア システムオンチップ TMS320DM6443 DaVinci デジタル メディア システムオンチップ TMS320DM6446 DaVinci デジタル メディア システムオンチップ
ドライバまたはライブラリ

TELECOMLIB — テレコムおよびメディア向けライブラリ - FAXLIB、VoLIB および AEC/AER、TMS320C64x+ および TMS320C55x プロセッサ用

Voice Library - VoLIB provides components that, together, facilitate the development of the signal processing chain for Voice over IP applications such as infrastructure, enterprise, residential gateways and IP phones. Together with optimized implementations of ITU-T voice codecs, that can be (...)
ソフトウェア・コーデック

C64XPLUSCODECS — CODECS - ビデオおよびスピーチ C64x+-ベース・デバイス (OMAP35x、C645x、C647x、DM646、DM644x、DM643x)

TI のコーデックは無償であり、量産ライセンスが付属しているほか、今すぐダウンロードできます。いずれも量産テスト済みで、ビデオや音声の各アプリケーションに簡単に統合可能です。(上にある) 「GET SOFTWARE」 (ソフトウェアを入手) ボタンをクリックすると、最新のテスト済みコーデック・バージョンを入手できます。各インストーラやダウンロード・ページから、データシートとリリース・ノートが利用可能です。

 

追加情報:

ソフトウェア・コーデック

DM644XCODECS DM644x 用コーデック - ソフトウェアとドキュメント

TI codecs are free, come with production licensing and are available for download now. All are production-tested for easy integration into audio, video and voice applications. Click GET SOFTWARE button (above) to access the most recent, tested codec versions available. Datasheets and Release Notes (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
デジタル信号プロセッサ (DSP)
SM320DM6446-HIREL 高信頼性製品、デジタル・メディア DM6446 プロセッサ TMS320DM6441 DaVinci デジタル メディア システムオンチップ TMS320DM6443 DaVinci デジタル メディア システムオンチップ TMS320DM6446 DaVinci デジタル メディア システムオンチップ
ダウンロードオプション
ソフトウェア・コーデック

TMDXDAISXDM — eXpressDSP アルゴリズム・スタンダード – xDAIS デベロッパーズ・キットと xDM

xDAIS and xDM

The eXpressDSP™ Algorithm Interoperability Standard (xDAIS) and the eXpressDSP Digital Media (xDM) standard fully leverage the ability of DSPs to perform a wide range of multimedia functions on a single device. eXpressDSP compliance is achieved by adhering to these standards. To (...)

ユーザー ガイド: PDF
シミュレーション・モデル

DM6443 ZWT BSDL Model

SPRM204.ZIP (10 KB) - BSDL Model
シミュレーション・モデル

DM6443 ZWT BSDL version 2.1 Model (Rev. A)

SPRM326A.ZIP (8 KB) - BSDL Model
シミュレーション・モデル

DM6443 ZWT IBIS Model

SPRM199.ZIP (112 KB) - IBIS Model
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
NFBGA (ZWT) 361 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ