ホーム マイコン (MCU) / プロセッサ マイクロプロセッサ / DSP マルチメディア / 産業用ネットワーク SoC
ホーム
マイコン (MCU) / プロセッサ
マイクロプロセッサ / DSP
マルチメディア / 産業用ネットワーク SoC

TMS320C6474

アクティブ

マルチコア デジタル シグナル プロセッサ

ご注文はこちら
データシート

TMS320C6474

アクティブ
データシート ご注文はこちら

製品詳細

CPU 32-/64-bit Operating system DSP/BIOS Rating Catalog Operating temperature range (°C) -40 to 95
CPU 32-/64-bit Operating system DSP/BIOS Rating Catalog Operating temperature range (°C) -40 to 95
FCBGA (CUN) 561 529 mm² (23 mm × 23 mm)
  • Key Features
    • High-Performance Multicore DSP (C6474)
    • Instruction Cycle Time: 0.83 ns (1.2-GHz Device); 1 ns (1-GHz Device); 1.18 ns (850-MHz Device)
    • Clock Rate: 1 GHz to 1.2 GHz (1.2-GHz Device); 1 GHz (1-GHz Device); 850 MHz (850-MHz Device)
    • Commercial Temperature and Extended Tmperature
    • 3 TMS320C64x+™ DSP Cores; Six RSAs for CDMA Processing (2 per core)
    • Enhanced VCP2/TCP2
    • Frame Synchronization Interface
    • 16-/32-Bit DDR2-667 Memory Controller
    • EDMA3 Controller
    • Antenna Interface
    • Two 1x Serial RapidIO® Links, v1.2 Compliant
    • One 1.8-V Inter-Integrated Circuit (I2C) Bus
    • Two 1.8-V McBSPs
    • 1000 Mbps Ethernet MAC (EMAC)
    • Six 64-Bit General-Purpose Timers
    • 16 General-Purpose I/O (GPIO) Pins
    • Internal Semaphore Module non-UMTS Systems
    • System PLL and PLL Controller/DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
  • High-Performance Multicore DSP (C6474)
    • Instruction Cycle Time:
      • 1.2-GHz Device: 1.0-ns to 0.83-ns
      • 1-GHz Device: 1-ns
      • 850-MHz Device: 1.18 ns
    • Clock Rate:
      • 1.2-GHz Device: 1-GHz to 1.2-GHz
      • 1-GHz Device: 1-GHz
      • 850-MHz Device: 850 MHz
    • Eight 32-Bit Instructions/Cycle
    • Commercial Temperature:
      • 1.2-GHz Device: 0°C to 95°C
      • 1-GHz Device: 0°C to 100°C
      • 850-MHZ and 1-GHz Device: 0°C to 100°C
    • Extended Temperature:
      • 1.2-GHz Device: -40°C to 95°C(1)
      • 1-GHz Device: -40°C to 100°C
  • 3 TMS320C64x+™ DSP Cores
    • Dedicated SPLOOP Instructions
    • Compact Instructions (16-Bit)
    • Exception Handling
  • TMS320C64x+ Megamodule L1/L2 Memory Architecture
    • 256 K-Bit (32 K-Byte) L1P Program Cache [Direct Mapped]
    • 256 K-Bit (32 K-Byte) L1D Data Cache [2-Way Set-Associative]
    • 512 K-Bit (64 K-Byte) L3 ROM
  • Enhanced VCP2
    • Supports Over 694 7.95-Kbps AMR
  • Enhanced Turbo Decoder Coprocessor (TCP2)
    • Supports up to Eight 2-Mbps 3 GPP (6 Iterations)
  • Endianness: Little Endian, Big Endian
  • Frame Synchronization Interface
    • Time Alignment Between Internal Subsystems, External Devices/System
    • OBSAI RP1 Compliant for Frame Burst Data
    • Alternate Interfaces for non-RP1 and non-UMTS Systems
  • 16-/32-Bit DDR2-667 Memory Controller
  • EDMA3 Controller (64 Independent Channels)
  • Antenna Interface
    • 6 Configurable Links (Full Duplex)
    • Supports OBSAI RP3 Protocol, v1.0: 768-Mbps, 1.536-, 3.072-Gbps Link Rates
    • Supports CPRI Protocol V2.0:614.4-Mbps, 1.2288-, 2.4576-Gbps Link Rates
    • Clock Input Independent or Shared with CPU (Selectable at Boot-Time)
  • Two 1x Serial RapidIO® Links, v1.2 Compliant
    • 1.25-, 2.5-, 3.125-Gbps Link Rates
    • Message Passing and DirectIO Support
    • Error Management Extensions and Congestion Control
  • One 1.8-V Inter-Integrated Circuit (I2C) Bus
  • Two 1.8-V McBSPs
  • 1000 Mbps Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Supports SGMII, v1.8 Compliant
    • 8 Independent Transmit (TX) and 8 Independent Receive (RX) Channels
  • Six 64-Bit General-Purpose Timers
    • Configurable up to Twelve 32-Bit Timers
    • Configurable in a Watchdog Timer mode
  • 16 General-Purpose I/O (GPIO) Pins
  • Internal Semaphore Module
    • Software Method to Control Access to Shared Resources
    • 32 General Purpose Semaphore Resources
  • System PLL and PLL Controller
  • DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
  • IEEE-1149.1 and IEEE-1149.6 (JTAG™) Boundary-Scan-Compatible
  • 561-Pin Ball Grid Array (BGA) Packages (CUN, GUN, or ZUN Suffix), 0.8-mm Ball Pitch
  • 0.065-µm/7-Level Cu Metal Process (CMOS)
  • SmartReflex™ Class 0 Enabled - 0.9-V to 1.2-V Adaptive Core Voltage
  • 1.8-V, 1.1-V I/Os

(1)Note: Advance Information is presented in this document for the C6474 1.2-GHz extended temperature device.

All trademarks are the property of their respective owners.

  • Key Features
    • High-Performance Multicore DSP (C6474)
    • Instruction Cycle Time: 0.83 ns (1.2-GHz Device); 1 ns (1-GHz Device); 1.18 ns (850-MHz Device)
    • Clock Rate: 1 GHz to 1.2 GHz (1.2-GHz Device); 1 GHz (1-GHz Device); 850 MHz (850-MHz Device)
    • Commercial Temperature and Extended Tmperature
    • 3 TMS320C64x+™ DSP Cores; Six RSAs for CDMA Processing (2 per core)
    • Enhanced VCP2/TCP2
    • Frame Synchronization Interface
    • 16-/32-Bit DDR2-667 Memory Controller
    • EDMA3 Controller
    • Antenna Interface
    • Two 1x Serial RapidIO® Links, v1.2 Compliant
    • One 1.8-V Inter-Integrated Circuit (I2C) Bus
    • Two 1.8-V McBSPs
    • 1000 Mbps Ethernet MAC (EMAC)
    • Six 64-Bit General-Purpose Timers
    • 16 General-Purpose I/O (GPIO) Pins
    • Internal Semaphore Module non-UMTS Systems
    • System PLL and PLL Controller/DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
  • High-Performance Multicore DSP (C6474)
    • Instruction Cycle Time:
      • 1.2-GHz Device: 1.0-ns to 0.83-ns
      • 1-GHz Device: 1-ns
      • 850-MHz Device: 1.18 ns
    • Clock Rate:
      • 1.2-GHz Device: 1-GHz to 1.2-GHz
      • 1-GHz Device: 1-GHz
      • 850-MHz Device: 850 MHz
    • Eight 32-Bit Instructions/Cycle
    • Commercial Temperature:
      • 1.2-GHz Device: 0°C to 95°C
      • 1-GHz Device: 0°C to 100°C
      • 850-MHZ and 1-GHz Device: 0°C to 100°C
    • Extended Temperature:
      • 1.2-GHz Device: -40°C to 95°C(1)
      • 1-GHz Device: -40°C to 100°C
  • 3 TMS320C64x+™ DSP Cores
    • Dedicated SPLOOP Instructions
    • Compact Instructions (16-Bit)
    • Exception Handling
  • TMS320C64x+ Megamodule L1/L2 Memory Architecture
    • 256 K-Bit (32 K-Byte) L1P Program Cache [Direct Mapped]
    • 256 K-Bit (32 K-Byte) L1D Data Cache [2-Way Set-Associative]
    • 512 K-Bit (64 K-Byte) L3 ROM
  • Enhanced VCP2
    • Supports Over 694 7.95-Kbps AMR
  • Enhanced Turbo Decoder Coprocessor (TCP2)
    • Supports up to Eight 2-Mbps 3 GPP (6 Iterations)
  • Endianness: Little Endian, Big Endian
  • Frame Synchronization Interface
    • Time Alignment Between Internal Subsystems, External Devices/System
    • OBSAI RP1 Compliant for Frame Burst Data
    • Alternate Interfaces for non-RP1 and non-UMTS Systems
  • 16-/32-Bit DDR2-667 Memory Controller
  • EDMA3 Controller (64 Independent Channels)
  • Antenna Interface
    • 6 Configurable Links (Full Duplex)
    • Supports OBSAI RP3 Protocol, v1.0: 768-Mbps, 1.536-, 3.072-Gbps Link Rates
    • Supports CPRI Protocol V2.0:614.4-Mbps, 1.2288-, 2.4576-Gbps Link Rates
    • Clock Input Independent or Shared with CPU (Selectable at Boot-Time)
  • Two 1x Serial RapidIO® Links, v1.2 Compliant
    • 1.25-, 2.5-, 3.125-Gbps Link Rates
    • Message Passing and DirectIO Support
    • Error Management Extensions and Congestion Control
  • One 1.8-V Inter-Integrated Circuit (I2C) Bus
  • Two 1.8-V McBSPs
  • 1000 Mbps Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Supports SGMII, v1.8 Compliant
    • 8 Independent Transmit (TX) and 8 Independent Receive (RX) Channels
  • Six 64-Bit General-Purpose Timers
    • Configurable up to Twelve 32-Bit Timers
    • Configurable in a Watchdog Timer mode
  • 16 General-Purpose I/O (GPIO) Pins
  • Internal Semaphore Module
    • Software Method to Control Access to Shared Resources
    • 32 General Purpose Semaphore Resources
  • System PLL and PLL Controller
  • DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
  • IEEE-1149.1 and IEEE-1149.6 (JTAG™) Boundary-Scan-Compatible
  • 561-Pin Ball Grid Array (BGA) Packages (CUN, GUN, or ZUN Suffix), 0.8-mm Ball Pitch
  • 0.065-µm/7-Level Cu Metal Process (CMOS)
  • SmartReflex™ Class 0 Enabled - 0.9-V to 1.2-V Adaptive Core Voltage
  • 1.8-V, 1.1-V I/Os

(1)Note: Advance Information is presented in this document for the C6474 1.2-GHz extended temperature device.

All trademarks are the property of their respective owners.

The TMS320C64x+ DSPs (including the TMS320C6474 device) are the highest-performance multicore DSP generation in the TMS320C6000™ DSP platform.

The C6474 device is based on the third-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI).

The C64x+™ devices are upward code-compatible from previous devices that are part of the C6000™ DSP platform.

The TMS320C64x+ DSPs (including the TMS320C6474 device) are the highest-performance multicore DSP generation in the TMS320C6000™ DSP platform.

The C6474 device is based on the third-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI).

The C64x+™ devices are upward code-compatible from previous devices that are part of the C6000™ DSP platform.
filter その他の マルチメディア / 産業用ネットワーク SoC を検索
ダウンロード 字幕付きのビデオを表示 ビデオ
TI からの設計サポートは利用不可

この製品に関して、新しいコンテンツやソフトウェアの更新など、新規プロジェクトに対する TI からの継続的な設計サポートはありません。該当する場合は、関連する資料、ソフトウェア、ツールはプロダクト フォルダに掲載されています。TI E2ETM サポート フォーラムで、アーカイブ済みの情報を検索することもできます。

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
50 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート TMS320C6474 Multicore Digital Signal Processor Data Manual データシート (Rev. H) 2011/04/11
* エラッタ TMS320C6474 DSP Silicon Errata (Silicon Revisions 2.1, 1.3, 1.2) (Rev. C) 2011/03/11
アプリケーション・ノート How to Migrate CCS 3.x Projects to the Latest CCS (Rev. A) PDF | HTML 2021/05/19
ユーザー・ガイド SYS/BIOS (TI-RTOS Kernel) User's Guide (Rev. V) 2020/06/01
アプリケーション・ノート Error Detection and Correction Mechanism of TMS320C64x+/C674x (Rev. A) 2013/07/19
その他の技術資料 Picture it: DSPs in medical imaging (Rev. C) 2013/07/12
アプリケーション・ノート Multicore Programming Guide (Rev. B) 2012/08/29
ユーザー・ガイド TMS320C6474 DSP EMAC/MDIO Module Reference Guide (Rev. B) 2012/03/02
アプリケーション・ノート Introduction to TMS320C6000 DSP Optimization 2011/10/06
ユーザー・ガイド TMS320C6474 DSP Enhanced DMA (EDMA3) Controller User's Guide (Rev. B) 2011/07/01
ユーザー・ガイド Bootloader User's Guide for the TMS320C645x/C647x DSP (Rev. G) 2011/06/03
ユーザー・ガイド TMS320C6474 DSP DDR2 Memory Controller User's Guide (Rev. D) 2011/06/02
アプリケーション・ノート Tuning VCP2 and TCP2 Bit Error Rate Performance 2011/02/11
ユーザー・ガイド TMS320C6474 Serial RapidIO (SRIO) User's Guide (Rev. D) 2011/02/03
ユーザー・ガイド TMS320C64x+ DSP Megamodule Reference Guide (Rev. K) 2010/08/03
アプリケーション・ノート TMS320C6474 Hardware Design Guide (Rev. B) 2010/08/03
ユーザー・ガイド TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide (Rev. J) 2010/07/30
ユーザー・ガイド TMS320C6474 DSP Multichannel Buffered Serial Port (McBSP) User's Guide (Rev. A) 2010/05/18
ユーザー・ガイド TMS320C6474 DSP Viterbi-Decoder Coprocessor 2 Reference Guide (Rev. B) 2009/12/08
ユーザー・ガイド TMS320C6474 DSP Inter-Integrated Circuit (I2C) Module User's Guide (Rev. A) 2009/10/28
アプリケーション・ノート Connecting Antenna Interface (AIF) With TDM Bridge Chip (IDT 80HFC001) 2009/08/28
アプリケーション・ノート Using the TMS320C6474 Antenna Interface (AIF) for Inter-DSP Communication 2009/08/28
アプリケーション・ノート Direct I/O Library 2009/08/28
アプリケーション・ノート TMS320C6474 DDR2 Implementation Guidelines (Rev. A) 2009/08/04
ユーザー・ガイド TMS320C6474 評価モジュール インストレーション・ガイド 2009/01/28
アプリケーション・ノート How to Approach Inter-Core Communication on TMS320C6474 2009/01/27
アプリケーション・ノート Inter-Core Communication on TMS320C6474 2009/01/12
アプリケーション・ノート TPS40197 Reference Design 2008/12/17
製品概要 TMS320C6000 高性能 DSP シリーズ プロダクト・ブリテン (Rev. B 翻訳版) 2008/11/17
ホワイト・ペーパー See the difference:DSPs in medical imaging 2008/10/31
ユーザー・ガイド TMS320C6474 DSP Power/Sleep Controller (PSC) User’s Guide 2008/10/14
ユーザー・ガイド TMS320C6474 DSP General-Purpose Input/Output (GPIO) User's Guide 2008/10/14
アプリケーション・ノート TMS320C6474 Common Bus Architecture (CBA) Throughput 2008/10/14
ユーザー・ガイド TMS320C6474 DSP 64-Bit Timer User's Guide 2008/10/14
アプリケーション・ノート TMS320C6474 Power Consumption Summary 2008/10/14
ユーザー・ガイド TMS320C6474 Antenna Interface User's Guide 2008/10/14
アプリケーション・ノート Migrating from TMS320C6455 to TMS320C6474 2008/10/14
ユーザー・ガイド TMS320C6474 Frame Synchronization User's Guide 2008/10/14
ユーザー・ガイド TMS320C6474 Semaphore User's Guide 2008/10/14
ユーザー・ガイド TMS320C6474 DSP Software-Programmable Phase-Locked Loop (PLL) Controller UG 2008/10/14
ユーザー・ガイド TMS320C6474 DSP Chip Interrupt Controller (CIC) User's Guide 2008/10/14
アプリケーション・ノート TMS320C6474 Multicore Digital Signal Processor Technical Brief 2008/10/14
ユーザー・ガイド TMS320C6474 DSP Turbo-Decoder Coprocessor 2 (TCP2) Reference Guide 2008/10/14
アプリケーション・ノート TMS320C6474 Module Throughput Application Report 2008/10/14
アプリケーション・ノート TMS320C6474 SERDES Implementation Guidelines 2008/10/14
アプリケーション・ノート C6474 (x4) Power Using Modules 2008/10/01
アプリケーション・ノート C6474 (x2) Power Using Modules 2008/09/30
アプリケーション・ノート Migrating from EDMA v2.0 to EDMA v3.0 TMS320C64X DSP (Rev. A) 2008/08/21
アプリケーション・ノート Migrating from TMS320C64x to TMS320C64x+ (Rev. A) 2005/10/20
ユーザー・ガイド High-Speed DSP Systems Design Reference Guide 2005/05/20

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

デバッグ・プローブ

TMDSEMU200-U — XDS200 USB デバッグ プローブ

XDS200 は、TI の組込みデバイスのデバッグに使用するデバッグ プローブ (エミュレータ) です。大半のデバイスでは、より新しく低コストな XDS110 (www.ti.com/tool/TMDSEMU110-U) の使用が推奨されます。XDS200 は、単一のポッドで IEEE1149.1、IEEE1149.7、SWD などの幅広い規格をサポートします。すべての XDS デバッグ プローブは、ETB (Embedded Trace Buffer、組込みトレース バッファ) 搭載のすべての Arm® と DSP プロセッサに対し、コア トレースとシステム トレースをサポートしています。

(...)

サポート対象の製品とハードウェア
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
デバッグ・プローブ

TMDSEMU560V2STM-U — XDS560™ ソフトウェア v2 システム トレース USB デバッグ プローブ

XDS560v2 は、XDS560™ デバッグ プローブ ファミリの中で最高の性能を提供し、従来型の JTAG 規格（IEEE1149.1）と、cJTAG（IEEE1149.7）の両方をサポートしています。  シリアル ワイヤ デバッグ (SWD) はサポートしていないことに注意してください。

すべての XDS デバッグ プローブは、ETB（Embedded Trace Buffer、組込みトレース バッファ）搭載のすべての ARM と DSP プロセッサに対し、コア トレースとシステム トレースをサポートしています。  ピンのトレースには、XDS560v2 PRO TRACE が必要です。

(...)

サポート対象の製品とハードウェア
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
デバッグ・プローブ

TMDSEMU560V2STM-UE — Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット

The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

サポート対象の製品とハードウェア
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
デバッグ・プローブ

LB-3P-TRACE32-DSP — デジタル信号プロセッサ（DSP）用 Lauterbach TRACE32デバッグおよびトレースシステム

Lauterbach‘s TRACE32® tools are a suite of leading-edge hardware and software components that enables developers to analyze, optimize and certify all kinds of single- or multi-core Digital Signal processors (DSPs) which are a popular choice for audio and video processing as well as radar data (...)

購入先：Lauterbach GmbH
サポート対象の製品とハードウェア
ソフトウェア開発キット (SDK)

LINUXMCSDK — Linux MCSDK、C66x、C647x および C645x 用

NOTE: K2x, C665x and C667x devices are now actively maintained on the Processor-SDK release stream. See links above.

Our Multicore Software Development Kits (MCSDK) provide highly-optimized bundles of foundational, platform-specific drivers to enable development on selected TI ARM and DSP devices. (...)

サポート対象の製品とハードウェア
ソフトウェア開発キット (SDK)

MEDIMGSTK-C66X — TI Embedded Processor Software Tool Kit for Medical Imaging (STK-MED) - for C66x and C64x+ based processors

The TI Embedded Processor Software Toolkit for Medical Imaging (STK-MED) is a collection of several standard ultrasound algorithms optimized for TI’s C64x+™ architecture. The algorithms showcase how medical imaging functions can leverage the C64x+ architecture for efficient performance and (...)
サポート対象の製品とハードウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ

CCSTUDIO — Code Composer Studio 統合開発環境（IDE）

CCStudio™ IDE is part of TI's extensive CCStudio™ development ecosystem and is an integrated development environment for TI's microcontrollers, processors, wireless connectivity devices, and radar sensors. CCStudio IDE is available as desktop or cloud-based applications. The cloud version (...)

サポート対象の製品とハードウェア
ドライバまたはライブラリ

NDKTCPIP — TI-RTOS ネットワーク

TI-RTOS Networking (以前の呼称は NDK またはネットワーク開発キット) は、デュアル・モード IPv4/IPv6 スタックを、いくつかのネットワーク・アプリケーションと組み合わせます。TI-RTOS Networking のサポートは、TI-RTOS の一部という形でイーサネット対応マイコンで利用できるほか、高性能の TMS320C6000™ DSP ベースのデバイスでも利用できます。

サポート対象の製品とハードウェア
ドライバまたはライブラリ

SPRC122 — C62x/C64x Fast Run-Time Support Library

C62x/64x FastRTS ライブラリは、最適化済みの浮動小数点関数ライブラリであり、TMS320C62x または TMS320C64x どちらかのデバイスを使用する C プログラマ向けです。これらのルーチンは通常、最適な実行速度を重視する演算集中型のリアルタイム アプリケーションで使用します。現行の浮動小数点ライブラリ (RTS) の関数を FastRTS ライブラリで置き換えると、既存のコードを書き換えずに実行速度を大幅に高速化することができます。

また、このリリースは、FastRTS ライブラリで使用できる一部の関数に対応する C の実装も収録しています。これらの C (...)

サポート対象の製品とハードウェア
ドライバまたはライブラリ

SPRC264 — TMS320C5000/6000 イメージ ライブラリ（IMGLIB）

C5000/6000 画像処理ライブラリ（IMGLIB）は、C言語プログラマ向けの最適化された画像/ビデオ処理関数ライブラリです。これは、計算負荷の高いリアルタイム アプリケーションで通常使用される、C言語から呼び出し可能な汎用の画像/動画処理ルーチンを含んでいます。これらのルーチンを使用することで、同等の標準ANSI C言語コードよりも高いパフォーマンスを実現できます。IMGLIBは、すぐに使えるDSP関数をソースコード付きで提供することで、アプリケーション開発期間を大幅に短縮できます。

ベンチマークを参照してください：各DSP コアのベンチマーク

サポート対象の製品とハードウェア
ドライバまたはライブラリ

SPRC265 — TMS320C6000 DSP ライブラリ（DSPLIB）

TMS320C6000 Digital Signal Processor Library (DSPLIB) は、Cプログラマー向けのプラットフォーム最適化DSP関数ライブラリです。これは、計算集約的なリアルタイム アプリケーションで一般的に使用される、C言語から呼び出し可能な汎用信号処理ルーチンを含んでいます。これらのルーチンを使用することで、同等の標準ANSI C言語コードよりも高いパフォーマンスを実現できます。DSPLIBは、すぐに使えるDSP関数をソースコード付きで提供することで、アプリケーション開発期間を大幅に短縮できます。

ベンチマークを参照してください：各DSP コアのベンチマーク

サポート対象の製品とハードウェア
ドライバまたはライブラリ

SPRC542 — C64x+ IQMath ライブラリ - 仮想浮動小数点演算エンジン

テキサス インスツルメンツ TMS320C64x+ IQmath ライブラリは、TMS320C64x+デバイス上の固定小数点コードに浮動小数点アルゴリズムをシームレスに組み込むための、高度に最適化された高精度の数学関数ライブラリであり、C/C++プログラマー向けです。これらのルーチンは通常、最適な実行速度と高精度が重視される、演算集中型のリアルタイム アプリケーションで使用されます。これらのルーチンを使用することで、標準的なANSI C言語で書かれた等価のコードよりもはるかに高速な実行速度を実現できます。さらに、TI (...)

サポート対象の製品とハードウェア
ドライバまたはライブラリ

SPRC975 — TMS320C6474 Chip Support Library

TMS320C6474用のCSL v3リリースには、C6474モジュール用のペリフェラル プログラミング（機能およびレジスタ レベル）APIが用意されています。このリリースでサポートされているモジュールの一覧は、ダウンロード インストーラーに収録されているリリース ノートに記載されています。このAPIセットは、上位のソフトウェア層で使用できる ペリフェラルの抽象化機能を提供します。
サポート対象の製品とハードウェア
ドライバまたはライブラリ

TELECOMLIB — テレコムおよびメディア向けライブラリ - FAXLIB、VoLIB および AEC/AER、TMS320C64x+ および TMS320C55x プロセッサ用

Voice Library - VoLIB provides components that, together, facilitate the development of the signal processing chain for Voice over IP applications such as infrastructure, enterprise, residential gateways and IP phones. Together with optimized implementations of ITU-T voice codecs, that can be (...)

サポート対象の製品とハードウェア
ソフトウェア・コーデック

C64XPLUSCODECS — CODECS - ビデオおよびスピーチ C64x+-ベース・デバイス (OMAP35x、C645x、C647x、DM646、DM644x、DM643x)

TI のコーデックは無償であり、量産ライセンスが付属しているほか、今すぐダウンロードできます。いずれも量産テスト済みで、ビデオや音声の各アプリケーションに簡単に統合可能です。(上にある) 「GET SOFTWARE」 (ソフトウェアを入手) ボタンをクリックすると、最新のテスト済みコーデック・バージョンを入手できます。各インストーラやダウンロード・ページから、データシートとリリース・ノートが利用可能です。

 

追加情報：

サポート対象の製品とハードウェア
ソフトウェア・コーデック

ADT-3P-DSPVOIPCODECS — Adaptive Digital Technologies 社の DSP VOIP、スピーチ / オーディオ・コーデック

Adaptive Digital is a developer of voice quality enhancement algorithms, and best-in-class acoustic echo cancellation software that work with TI DSPs. Adaptive Digital has extensive experience in the algorithm development, implementation, optimization and configuration tuning. They provide (...)
購入先：Adaptive Digital Technologies, Inc.
サポート対象の製品とハードウェア
シミュレーション・モデル

C6474 ZUN BSDL Model

SPRM335.ZIP (7 KB) - BSDL モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

C6474 ZUN IBIS Model (Rev. A)

SPRM336 (713 KB) - IBIS モデル
サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
FCBGA (CUN) 561 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ